UNIVERSDIDAD DON BOSCO
FACULTAD DE INGENIERÍA
ESCUELA DE ESTUDIOS TECNOLÓGICOS

"IMPLEMENTACIÓN DE UN ELECTROCARDIÓGRAFO MONOCANAL"

Presentado por:

Fabricio Augusto Morán Romero
Francisco Antonio Rodríguez Campos
Rudney Hasmed Villeda Galdámez

Asesor:
Ricardo Medrano H.

Ciudadela Don Bosco, Abril de 1997

UNIVERSIDAD DON BOSCO
FACULTAD DE INGENIERÍA
ESCUELA DE ESTUDIOS TECNOLÓGICOS

TRABAJO DE GRADUACION

"IMPLEMENTACIÓN DE UN ELECTROCARDIÓGRAFO MONOCANAL"

COMITE EVALUADOR.

Tec. Ricardo Medrano H.

Tec. Jose Antonio Molina.

Dr. Carlos Aguilar Colato.

Ciudadela Don Bosco, Abril de 1997

Agradecimientos.

A Dios Todopoderoso.

Por haberme iluminado con su sabiduria, y así lograr concretar esta meta.

A la institucion Salesiana.

Por brindarnos la oportunidad de superarnos.

A mis padres Antonio y Francis.

Por el apoyo, cariño y comprensión que me han brindado a lo largo de todo el tiempo que dedique a la elaboración de esta tesis.

A mis hermanos Jacqueline y Nelson.

Por haber compartido mis momentos de trabajo, así como los de alegria, gracias por su ayuda y cariño.

A mi abuelita Clara.

Por su cariño en todo momento, así como por inculcarnos el sentimiento de seguir adelante en nuestros objetivos, gracias.

A mis companeros de grupo Rudney y Fabricio.

Por lograr acoplarnos y salir adelante con nuestra meta.

Francisco.

Agradecimientos.

A Dios Todopoderoso.
Por haberme iluminado y guiado con su sabiduría para lograr esta meta.

A mis padres Ana Gloria y Camilo de Jesus.
Por todo el cariño y apoyo que siempre me han brindado en obtener mi triunfo.

A mis hermanos.
por toda su comprención que me brindarón en todo momento.

A mis compañeros y amigos Guatemala, Mejilla,Padilla.
Por su valioza colaboración con nosotros.

A mis compañeros de gropo Fabricio y Francisco.
Por todo el esfuerzo y empeño que pucierón por salir adelante con nuestro proyecto
.

A la Institución Saleciana.
Por brindarnos la oportunidad de salir adelante para poder superarnos y ser hombres de futuro.

Rudney.

Agradecimientos

A Dios Todopoderoso.
Por haberme iluminado y guiado con su sabiduría para realizar ésta meta.

A mi hermano Francisco y señora.
Por el apoyp económico que me brindarón, sin el cual no habria podido lograr éste triunfo.

A mi madre Juanita.
Por el cariño y apoyo , así como el haber compartido mis momentos de trabajo y alegria.

A mi señora Jeannette e hija Kennia.
Por su acompañamiento a lo largo de mis estudios, y el ánimo que me brindarón.

A mis compañeros de grupo Rudney y Francisco.
Por el esfuerzo mutuo para lograr nuestra meta.

Fabricio.

INDICE

Introducción. 4

Capitulo I.Marco teórico Conceptual de referencia 5

Origen de los biopotenciales: 6

Localización del Corazón 6

Potenciales Celulares. 9

Excitación y potencial de umbral. 14

Conducción de célula a célula. 15

Depolarización. 17

Deflexión difásica. 18

Deflexión intrínseca 19

Repolarización. 20

Posición de los electrodos para el registro de ECG. 22

Derivaciones. 23

Derivaciones Unipolares. 26

Derivaciones aumentadas de las extremidades. 27

Derivaciones Precordiales 28

Capitulo II. Bases y Consideraciones iniciales. 32

Introducción 32

II.1. Electrodos y cables de paciente 32

II.1.1. Electrodos. 32

II.1.2. Características eléctricas. 36

II.1.3. Cables. 38

II.1.4. Limites de las normas de seguridad hospitalaria 38

Capitulo III. Contexto eléctrico y electrónico. 41

Introducción. 41

III.1.Generalidades de los elementos. 41

III.1.1. Microprocesador(8085). 41
III.1.2. Memorias. 47
III.1.2.1.Características de los dispositivos de memorias. 47
III.1.3. ADC/DAC. 48
III.1.3.1. ADC 0804. 48
III.1.3.2. DAC 0808. 49
III.1.4. AD620. 50
III.2. Etapa electrónica de control. 51
III.2.1 Unidad de control (UC) 52
III.2.1.1.Etapa de Control Digital. 53
III.2.1.2.Etapa de control por computador. 53
III.2.1.3.Etapa de control por microprocesador. 54
III.2.1.1 Unidad central de proceso(CPU) 55
III.2.1.2, Unidad de memoria. 55
III.2.1.3 Unidad de control y decodificación 56
III.2.1.4 Funcionamiento de la UCM 57
III.3. Interface de visualización y teclado 60
III.3.1 Sistema de visualización. 60
III.3.2 Interface de teclado 64
III.4. Etapa de acomodación y conversión 65
III.4.1 Amplificador diferencial. 65
III.4.2.Convertidor Analogo-Digital 67
III.4.3.Convertidor Digital-Análogo 68
III.5.Etapa de aislamiento y selector de derivaciones. 69
III.5.1.Etapa de protección de alto voltaje. 69
III.5.2.Etapa de aislamiento. 70
III.5.3.Selector de derivaciones. 70

IV.Funcionamiento del prototipo. 72
IV.1.Etapa de Entrada. 72
IV.2.Circuitos del Ampificador Diferencial 72
IV.3.Servoamplificador, manejador de Estilete 73
IV.4.Circuito de control y teclado 75
IV.5.Fuente de Alimentacion. 76
Conclusión. 77
ANEXOS 78
Bibliografía. 79

INDICE DE FIGURAS

Figura 1. Localización del corazón en el cuerpo. 7
Figura 2. Pared cardíaca. 8
Figura 3. La onda de ECG, como la suma de los potenciales de acción 11
Figura 4. Potencial de acción de la célula. 12
Figura 5. Potenciales de acción para diferentes tipos de células 13
Figura 6. Vías y tiempos de transmisión del impulso eléctrico en 14
Figura 7. Estructura de un músculo cardíaco de un mamífero. 16
Figura 8. Potencial eléctrico del músculo en reposo y estimulado 16
Figura 9. Depolarización Positiva. 17
Figura 10. Depolarización, deflexión negativa. 18
Figura 11. Deflexión difásica. 18
Figura 12. Tiras del mismo tamaño. 18
Figura 13 . Tiras de diferente tamaño. 19
Figura 14. Deflexión intrínseca. 19
Figura 15. Circuito de aislamiento. 70
Figura 15. Repolarización, derecha a izquierda. 20
Figura 16. Repolarización, izquierda a derecha. 21
Figura 17. Posición de los electrodos para el registro de ECG. 22
Figura 17.Señal de ECG. 22
Figura 18. Formas de onda de diferentes derivaciones 24
Figura 19. Conexión para derivaciones unipolares. 27
Figura 20. Conexión para derivaciones unipolares aumentadas. 28
Figura 21. Derivaciones precordiales. 29
Figura 22. Triangulo de Einthoven. 31
Figura 24. Electrodos de Ag-AgCL 35

Figura 25.Modelo del transductor 36
Figura 26. Curva de Comportamiento de el modelo eléctrico del el 37
Figura 27. Diferentes tipos de electrodos. 37
Figura 28. Distribución de pines del 8085. 41
Figura 29. Memoria 2716. 48
Figura 30. Distribución de pines ADC0804. 49
Figura 31. Distribución de pines del DAC0808. 49
Figura 32.AD620. 50
Figura 33. Hacer vrs. Comprar 51
Figura 34. Mapeo de memoria. 58
Figura 35. Amplificador diferencial double-ended 66
Figura 36. Convertidor análogo digital. 67
Figura 37. Convertidor digital análogo 0808. 68
Figura 38. Etapa de protección. 69
Figura 39. Selector de derivaciones y matriz de control. 71

Introducción.

Para uso clínico y de diagnostico, es importante el análisis de signos vitales, tales como: tensión, temperatura, ritmo cardíaco entre otros, así mismo la monitorización y registro de órganos vitales como el cerebro, los riñones, pulmones, y principalmente el corazón.

Para obtener dichos registros se tratan distintos medios fisiológicos o bioeléctricos del paciente. El más práctico e importante registro de carácter diagnóstico es el registro eléctrico de la actividad cardíaca, llamado electrocardiograma, el cual es obtenido por medio de electrodos que tratan con biopotenciales.

A continuación se presenta una solución para la adquisición de estos biopotenciales, la implementación de un electrocardiógrafo, en el cual se pueden tener tres generaciones las primeras dos en las cuales se desempeñan las funciones básicas de un electrocardiógrafo de diagnostico, mientras que la tercera generación podría usarse como un aparato de monitorización, ya que se podría tener hasta registro o archivos de señales, así como tener acceso a otros parámetros con la finalidad de contribuir a hacer una tarea mas fácil la monitorización, ademas de que gracias a su arquitectura abierta, se podría crear un medio físico, para interconectar unidades de este tipo, a un monitor central que no sería mas que una computadora normal o una análoga adaptada especialmente para esta tarea.

En este documento se presenta el desarrollo de investigado sobre el origen del biopotencial y la estructura cardiaca, para definir la fuente del biopotencial a registrar, así como la investigación tecnológica para adaptar la señal que queremos observar a un medio entendible por el ser humano.

Capitulo I

Marco teórico Conceptual de referencia

Antecedentes.

EL electrocardiógrafo es uno de los equipos biomédicos que e mayor importancia tiene en el diagnostico de pacientes con riesgo de fallas e insuficiencias cardiacas, tales como arritmias, fibrilaciones; es por eso que el electrocardiógrafo ha ido evolucionando con la presentación de los potenciales corporales, no solo en papel, sino en tubos de rayos catódicos , luego a pantallas de cristal liquido y sistemas computarizados muchos mas complejos.

En nuestros días esta presentación de los biopotenciales se realiza por medio de impresores matriciales(ya sea de tinta o de impacto), o en monitores de cristal liquido, no solo presentando la señal, sino otros datos útiles al medico a la hora de diagnosticar, como la frecuencia cardiaca.

Todos estos avances se deben a la necesidad de monitorear los potenciales de uno de los órganos vitales mas importantes del cuerpo humano, y es este el afán de ir mejorando este equipo, para no solo presentar la señal característica del corazón, sino también tener funciones automáticas de presentación de parámetros de parámetros vitales o alarmas que detecten fallas cardiacas.

Bases Teóricas.

Nuestro estudio se basa en el registro de los biopotenciales del corazón, para esto definiremos su origen, y la forma de propagación a través de las estructuras cardiacas.

Origen de los biopotenciales:

Estos se originan cuando se producen cambios químicos en las células, estas reacciones que la mayoría de veces son cambios de iones entre las células y el medio que se encuentran, en algunos se pueden realizar medidas de los potenciales de acción de células individuales, dichas medidas son difíciles porque requieren la colocación precisa de un electrodo dentro de la célula, pero en la mayoría de los casos los biopotenciales medidos en la superficie del cuerpo es la combinación de potenciales de acción de muchas células del cuerpo, o en uno o mas electrodos insertados en un músculo, nervio o alguna zona del cerebro.

No se conoce la forma exacta de como estos potenciales alcanzan la superficie del cuerpo.

Por ejemplo para explicar de como los biopotenciales del corazón alcanzan la superficie del cuerpo, se basan en que la señal que aparece en la superficie es la suma de los potenciales creados por los campos eléctricos producidos por las corriente iónicas que generan los potenciales de acción individuales, aunque esta teoría es aceptable, es mejor definir el biopotencial superficial como la suma de las derivadas de las funciones definidas para cada potencial de acción(es decir la razón de cambio no el potencial mismo).

Luego de haber hecho un esbozo de como se interpreta la llegada de los biopotenciales a la superficie del cuerpo, nos centraremos en las características de las células cardiacas. Comenzaremos por definir las características anatómicas y fisiológicas del corazón como:

Localización de el corazón.

Este esta localizado en el centro de el pecho , situado diagonalmente, y con dos tercios de su volumen a la izquierda de la linea media central del cuerpo, la siguiente figura muestra la localización del corazón en el cuerpo humano.



Figura 1. Localización del corazón en el cuerpo.

El corazón no esta libre en el pecho, esta sujeto por los grandes vasos sanguíneos, dentro de un saco protector llamado pericardio("alrededor del corazón").

El pericardio esta compuesto de una capa fibrosa de tejido conectivo llamada pericardio fibroso y una capa interior de tejido seroso llamada pericardio seroso, este ultimo se divide en parietal y visceral, el primero cubre la capa interior del pericardio fibroso, y el segundo que cubre toda la cara externa del corazón y las porciones adyacentes de los grandes vasos sanguíneos. El pericardio seroso rodea la cavidad pericardial la cual contiene una pequeña cantidad de fluido pericardial. Debido a que el pericardio visceral forma la capa externa de la pared cardiaca esta es usualmente llamada epicardio.

El corazón es mantenido en su lugar por ligamentos que unen el pericardio a esternón, la columna espinal y otras estructuras de la cavidad toraxica.

La pared cardiaca:

Está constituida por tres capas:

-Epicardio.

-Miocardio

-Endocardio.

La siguiente figura muestra el corte de la pared cardiaca.



Figura 2. Pared cardíaca.

En la generación del biopotencial del corazón intervienen muchos factores como:

-La iniciación del impulso en el marcapaso primario(nodo sinosal).

-La transmisión del impulso a través del sistema de conducción especializado.

-La activación depolarización del miocardio ventricular y ventricular.

-La recuperación de todas las partes anteriores que se han depolarizado.

Con la finalidad que entender mejor la formación de la onda de ECG a partir de la generación de biopotenciales, hay que tener claro los conocimientos básicos de los potenciales intracelulares y de superficie(celular).

POTENCIALES CELULARES.

Si colocamos un electrodo sobre la superficie de una célula muscular en reposo y colocamos un segundo electrodo indiferente en un sitio distante, no se registrará ningún potencial eléctrico(habrá un potencial cero, por ejemplo). Debido a la alta impedancia de la membrana celular. Sin embargo, si la membrana celular es penetrada por un electrodo capilar, se registrará un potencial negativo de aproximadamente 90 milivotlios(mV). Esto se conoce como potencial de reposo de la membrana(PRM). El principal factor que determina el PRM es el gradiente de iones de potasio(K^+) a través de la membrana celular. La concentración intracelular de K^+ es de aproximadamente de 150mEq/lt., y la concentración extracelular es aproximadamente de 5mEq/lt. Este gradiente de K^+ de 30:1 es suficiente para explicar el PRM(-90mV), que se registra. Por otra parte existe un gradiente opuesto para los iones de sodio(Na^+). Existe una concentración relativamente alta extracelular de Na^+ en relación con la concentración de Na^+ intracelular. Este gradiente de Na^+ de polaridad opuesta a la del gradiente de ^+K , no altera en forma apreciable el PRM, debido a que la membrana celular es considerablemente menos permeable a los iones de Na^+ que a los iones de ^+K . Se ha calculado que la membrana celular es 30 veces mas permeable a los iones de potasio que a los iones de sodio, en estado de reposo.

Al inicio de la depolarización de una célula miocárdica(una célula del ventrículo por ejemplo), ocurre un cambio súbito de la permeabilidad de la membrana celular al sodio. Los iones del sodio(y en menor grado los iones de calcio), entran a la célula y ocasionan un aumento agudo del potencial intracelular a la positividad(aproximadamente 20mV). Esto se considera la fase 0 y representa la entrada rápida típica de los iones de sodio a las células miocárdicas y a las fibras de Purkinje. Las células marcapaso del nodo sinusal y las células en la región proximal del nodo auricoventricular se depolarizan por medio de una entrada lenta de calcio. Bajo condiciones anormales, las células que sufren inhibición de la entrada rápida a través de los canales de sodio pueden ser depolarizadas por la entrada lenta a través de los canales de calcio.

Después de la depolarización, ocurre un restablecimiento del potencial intracelular el potencial de reposo de la membrana(fase 4). Esta repolarización se divide en tres fases:

Fase 1:

Un restablecimiento rápido inicial del potencial intracelular a 0mV. Esto se debe en gran parte al cierre súbito de los canales de sodio . Es posible que la entrada de iones de cloro puede contribuir a la fase 1.

Fase 2:

Una fase plana de repolarización debida a la entrada lenta de iones de calcio a la célula . Se efectúa a través de los mismos canales que pueden resultar en la depolarización por entrada lenta.

Fase 3:

Esta representa el restablecimiento lento del potencial intracelular al potencial de reposo de la membrana. Se debe a la salida de iones de potasio, la cual permite que la célula vuelva la potencial negativo de reposo.

Sin embargo la célula permanece con exceso de iones de sodio y un deficiencia de iones de potasio. El mecanismo de bomba de sodio y potasio empieza a actuar para restaurar la concentración iónica .

La energía requerida para esta bomba se deriva de la conversión de ATP a ADP. Esta bomba extrae sodio de la celula y permite la entrada de potasio.

La suma de todos los potenciales de la fase cero de las células miocardicas auriculares origina la onda P del ECG.

Todos los potenciales de la fase cero de las células musculares de los ventriculos producen el complejo QRS.

La fase dos corresponde al segmento S-T.

La fase tres correponde a la onda T del ECG.

La siguiente figura muestra la onda de ECG, como producto de la suma de los diferentes potenciales de acción.

Nodo SA.....

Músculo auricular.....

Nodo AV.....

Bundle común.....

Bundle Branch.....

Fibras de Purkinje.....

Músculo Ventrícular



Figura 3. La onda de ECG, como la suma de los potenciales de acción.

La curva completa del potencial intracelular se muestra en la siguiente figura, es el potencial de acción monofásico



Figura 4. Potencial de acción de la célula.

La curva de la figura anterior es la que representa el comportamiento del potencial de acción de la célula. La curva de potencial de acción monofásico de una célula de músculo auricular es diferente a la de una célula de músculo ventricular. La fase cuatro(PRM) y la fase cero(depolarización), son similares, pero la duración de la repolarización, y por la tanto la duración del potencial de acción es mas corto en una célula muscular auricular. Esto debido sobre todo a un acortamiento y verticalización de la pendiente de la fase dos.

La curva de potencial de acción monofásica de una célula del nodo senoauricular es muy diferente de la anterior:

1.Existe un potencial de reposo de la membrana(PRM), mas bajo(-60 a -70mV), al principio de la diástole.

2.Existe un prepotencial en la diástole(fase cuatro). En lugar de que el PRM permanezca a un nivel constante durante la diástole, como lo es típico de las células musculares ventriculares y auriculares, hay un ascenso gradual del PRM durante la diástole. Este prepotencial es el que explica la función automática del marcapaso sinusal.

3.La despolarización es mas lenta y no alcanza un potencial positivo suficiente para que pueda registrarse en un electrograma de superficie.

4.La cima del potencial de acción es redondeada y la repolarización es una curva lenta única en la que no se pueden definir las fases uno, dos y tres.

La mayor parte del nodo AV no tiene la propiedad del prepotencial. La configuración del potencial de acción de las células del haz de His y de las fibras de Purkinje es similar al de una célula de músculo ventricular excepto que tiene cierto grado de prepotencial, lo que permite a estos centros tomar la función de marcapaso en determinadas circunstancias. La duración del potencial de acción es mayor en una fibra de Purkinje que en cualquier otro sitio. Esto se debe a la propagación de las fases dos y tres, esto resulta en una prolongación de la onda U del ECG.

La siguiente figura muestra las curvas de potencial de acción de las células musculares auricular, ventricular y del nodo SA.



Diagramas de curvas de potencial de acción. A: Célula de músculo ventricular. B: Célula de músculo auricular. C: Nodo R = fase de repolarización del nodo SA, no divisible en fases 1, 2 y 3.

Figura 5. Potenciales de acción para diferentes tipos de células.

Otra consideración importante en la electrofisiología del corazón son las características de conducción de las estructuras especializadas del corazón.

La velocidad a la que se difunde el potencial eléctrico a través del corazón varía considerablemente dependiendo de las propiedades inherentes a diferentes porciones del

sistema especializado de conducción y del miocardio. La mayor velocidad se encuentra en las fibras de Purkinje y la menor en la porción media del nodo AV.

Las siguientes cifras son los promedios de muchos experimentos hechos en diversas especies de animales:

Nodo SA, 0.05m/seg.

Músculo auricular, 0.8 a 1m/seg.

Nodo AV, 0.05m/seg.

Haz de His, 0.8 a 1m/seg.

Fibras de Purkinje, 4m/seg.

Músculo Ventricular, 0.9 a 1m/seg.

La siguiente figura muestra los tiempos promedios de conducción entre las diferentes estructuras.



Figura 6. Vías y tiempos de transmisión del impulso eléctrico en el corazón

Excitación y potencial de umbral.

La excitación del músculo cardiaco tiene lugar cuando el estímulo reduce el potencial transmembrana a cierto nivel critico; el potencial de umbral. Este es aproximadamente -60mV en las células de músculo auricular y ventricular.

Así la excitación puede producirse a consecuencia de un estimulo relativamente débil si se hace descender el PRM, y por lo tanto mas cercano al nivel de potencial de umbral(mientras de otros factores como la resistencia de la membrana permanezcan constantes).

Refractariedad del músculo cardiaco.

El periodo de la curva del potencial de acción durante el cual ningún estímulo puede propagar otro potencial de acción, se conoce como periodo refractario absoluto. Este periodo incluye las fases cero, uno, dos y parte de la fase tres.

Después de esto hay un periodo en el cual un estimulo fuerte puede provocar una respuesta. Este es el periodo refractario relativo(o efectivo). Y empieza cuando el potencial en la fase tres alcanza el potencial de umbral(-60mV), y termina inmediatamente antes del final de la fase tres. Esto va seguido de un periodo de excitabilidad supernormal(final fase tres, principio de la fase cuatro), tiempo durante el cual un estimulo relativamente débil es capaz de producir respuesta.

Conducción de célula a célula.

Debido a que los impulsos son de amplitud muy pequeña se han propuesto diversas teorías sobre la conducción de el impulso, Gracias a la microscopia electrónica se han encontrado discos intercalados en el eje longitudinal de las células, que poseen membranas de baja resistencia. Estos discos tienen una resistencia mil veces menor que la de las membranas celulares y por lo tanto permiten fácilmente la transmisión eléctrica de célula a célula, la figura siguiente muestra las estructuras de baja resistencia a través de las cuales se transmite el impulso eléctrico.

Reconstrucción diagramática del músculo cardíaco de mamífero basada en los hallazgos de microscopia electrónica. Las estructuras ovoides son las mitocondrias; las barras paralelas son filamentos musculares. Se muestra un disco intercalado que tiene un curso hacia abajo y a la izquierda que empieza en la parte superior de la figura. Este disco tiene una membrana de baja resistencia, lo que facilita la transmisión eléctrica de célula a célula.

Figura 7. Estructura de un músculo cardíaco de un mamífero.

Se pueden comprender los principios básicos involucrados en la interpretación electrocardiográfica examinando los eventos fisiológicos y eléctricos que tienen lugar en situaciones especiales en tiras de músculo aisladas.

Partiendo de un electrodo(E), colocado en la superficie de músculo en la superficie de una tira de músculo en reposo y se conecta a un galvanómetro, no tiene lugar ninguna deflexión, puesto que toda la superficie de la tira de músculo tiene potencial cero debido a la alta impedancia de las membranas celulares.

Cuando se estimula una tira, la superficie de la porción estimulada se vuelve eléctricamente negativa. Conforme el impulso atraviesa la tira de músculo , tiene lugar un avance progresivo de una carga negativa, mientras que la porción de músculo que todavía no recibe el estimulo, es eléctricamente positiva.



Figura 8. Potencial eléctrico del músculo en reposo y estimulado

El trazo(electrograma), de una tira muscular es análoga al ECG unipolar.

Hay dos partes en un electrograma:

i.La que se produce durante el paso del estimulo(depolarización).

ii.La que se produce cuando el músculo regresa a su estado de reposo(repolarización).

Depolarización.

La difusión inicial del estimulo a través del músculo se conoce como depolarización. La dirección en la que se difunde un estimulo a través del músculo y la posición del electrodo en relación a la difusión, determinan la deflexión del trazo.

A.En una tira aislada de músculo.

1.Deflexión positiva(hacia arriba).

La deflexión se dirigirá hacia arriba si el estimulo se difunde hacia el electrodo, es decir, hacia el extremo del trozo del músculo con carga positiva.



Figura 9. Depolarización Positiva.

2.Deflexión negativa(hacia abajo).

La deflexión será de esta forma cuando el estimulo se aleja del electrodo que esta en el extremo de la porción de músculo que tiene carga negativa.



Figura 10. Depolarización, deflexión negativa.

3.Deflexión difásica.

La deflexión será difásica, si el electrodo se encuentra en la porción media de la tira muscular. La deflexión inicial será positiva como resultado del avance de la carga positiva; la segunda deflexión será negativa como resultado del efecto del paso de la carga negativa.



Figura 11. Deflexión difásica.

B.En dos tiras musculares.

1.En músculos del mismo tamaño.

Al estimular dos tiras del mismo tamaño, obtendremos deflexiones positivas de la misma amplitud en el extremo de ambas tiras.



Figura 12. Tiras del mismo tamaño.

2.Músculos de tamaños diferentes.

Si se estimulan dos tiras de tamaño diferentes (análogos a los ventrículos derecho e izquierdo), en un punto central entre ambas, se obtendrán una deflexión muscular grande

en el lado de la masa grande, mientras que en el extremo de la masa de menor tamaño se obtendrá una pequeña deflexión positiva seguida de una profunda deflexión negativa(o una deflexión totalmente negativa), en el lado de la masa pequeña.



Figura 13 . Tiras de diferente tamaño.

Deflexión intrínseca(tiempo de activación ventricular, TAV).

El tiempo requerido para la difusión del impulso desde el extremo estimulado hacia el extremo opuesto de la tira muscular puede correlacionarse con el electrograma midiendo el intervalo que hay entre el principio de la onda de depolarización hasta su vértice. En electrocardiografía clínica, este tiempo ha sido denominado deflexión intrínseca o intrensicoide, tiempo de activación ventricular o tiempo del vértice de la R.



Figura 14. Deflexión intrínseca.

Repolarización.

La vuelta del músculo estimulado al estado de reposo se conoce como repolarización.

A.Derecha a izquierda.

Si la repolarización tiene lugar en dirección opuesta a la de la depolarización, la deflexión será en la misma dirección que la producida por la depolarización. La repolarización de derecha a izquierda se ilustra en los siguientes diagramas.



Figura 15. Repolarización, derecha a izquierda.

B.Izquierda a derecha.

Si la repolarización ocurre en la misma dirección que la depolarización, la deflexión será opuesta a la depolarización. La repolarización de izquierda a derecha se muestra en los

siguiente diagramas.



Figura 16. Repolarización, izquierda a derecha.

Los comportamientos anteriores se comprueban en tiras de musculo aisladas, la onda de repolarización es opuesta a al onda de depolarización, sin embargo, esto no indica que tenga lugar una repolarización en la misma dirección en el corazón humano intacto.

Ahora que hemos definido los comportamientos de las estructuras musculares con los impulsos electricos, podemos definir al señal electrocardiografica que se muestra en la siguiente figura.



Figura 17.Señal de ECG.

En la cual:

La onda P, indica la depolarización de la aurícula, previa a su contracción, el impulso se genera en el nodo SA, y se conduce a través de los músculos auriculares hacia el nodo AV.

El complejo QRS, es la depolarización de los ventrículos, la repolarización de las aurículas es enmascarado por la depolarización ventricular en el ECG.

La onda T, indica la repolarización de los ventrículos.

La onda U, cuando esta presente representa potenciales remanentes en los ventrículos.

Posición de los electrodos para el registro de ECG.

La siguiente figura muestra la posición de los electrodos que se utilizan para tomar un registro de ECG.



Figura 17. Posición de los electrodos para el registro de ECG.

Derivaciones.

A continuación se presentan diversas formas de ondas, normales de un ECG, estas diferentes formas de onda son el producto de las diferentes posiciones de colocación o el registro entre dos puntos diferentes sobre el cuerpo humano, este cambio de posiciones de registro se conoce como derivaciones.





Figura 18. Formas de onda de diferentes derivaciones

Se reconocen dos tipos generales de derivaciones.

Bipolares.

Unipolares.

Las derivaciones bipolares representan una diferencia de potencial eléctrico entre dos sitios seleccionados.

Derivaciones Estandar Bipolares.

Derivación I = Diferencia de potencial entre el brazo izquierdo y el brazo derecho (LA-RA).

Derivación II= Diferencia de potencial entre la pierna izquierda y el brazo derecho(LL-RA).

Derivación III= Diferencia de potencial entre la pierna izquierda y el brazo izquierdo(LL-LA).

La relación entre las tres derivaciones se expresa algebraicamente por la ecuación de Einthoven:

Derivación II = Derivación I + Derivación III. (1)

Derivaciones toracicas bipolares.

CF, potencial entre un punto en el torax, y la pierna izquierda*.

CR, potencial entre un punto en el torax, y el brazo derecho*.

CL, potencial entre un punto en el torax, y el brazo izquierdo*.

*Antes de la introducción de la electrocardiografía unipolar, la pierna derecha, brazo derecho y el brazo izquierdo se creian que por estar alejados del corazón podrian servir como electrodo indiferente, pero en la actualidad se sabe que los potenciales de las extremidades pueden afectar el trazo de estas derivaciones, es por eso que no se usan con frecuencia.

Derivaciones Unipolares.

Estas son las que se realizan entre un electrodo exploratorio o activo y un electrodo undiferente, generalmente este electrodo indiferente es la pierna derecha.

Derivaciones unipolares usando un electrodo indiferente.

Los aparatos electrocardiograficos que puedan registrar las derivaciones bipolares estandar, al realizar un pequeño arreglo de los electrodos(internamente claro), estan en la capacidad de registrar la derivaciones unipolares.

El electrodo indiferente se construye de la siguiente manera:

Se unen loselectrodos colocados en RA, LA, RA.

Y el otro extremo se conecta a la derivación RA, y la derivación LA se convierte en el electrodo explorador para cada derivación.

Derivaciones Unipolares de las extremidades.

VR, VI, VF

Las siguientes figuras muestran las conexiones para las derivaciones unipolares.





Figura 19. Conexión para derivaciones unipolares.

Derivaciones aumentadas de las extremidades.

Con un ligero cambio en la tecnica descrita anteriormente, se puede aumentar la amplitud de las deflexiones VR, VL y VF en aproximadamente 50%.

Las siguientes figuras muestran las conexiones realizadas para registrar las derivaciones aumentadas.





Figura 20. Conexión para derivaciones unipolares aumentadas.

Derivaciones Precordiales(toracicas) unipolares.

Se mantiene el terminal central, y el electrodo exploratorio sigue siendo la derivación LA, las posiciones para el electrodo exploratorio recomendadas por la American Heart Association, son:

Para.

V_1: Cuarto espacio intercostal sobre el borde esternal derecho.

V_2:Cuarto espacio intercostal sobre el borde esternal izquierdo.

V_3:Equidistante entre V_2 y V_4

V_4:Quinto espacio intercostal en la linea medioclavicular izquierda. Todas las derivaciones subsiguientes V_{5-9}, se toman en el mismo plano horizontal de V_4

V_5:Linea axilar anterior.

V_6:Linea axilar media.

V_7:Linea axilar posterior.

V_8:Linea escapular posterior.

V_9:Borde izquierdo de la columna.

Las siguientes figuras muestran la posición de los electrodos en el toráx para las diferentes derivaciones precordiales y las conexiones para poder registrarlas.



Figura 21. Derivaciones precordiales.

Como parte final del marco teorico se investigarón las relaciones entre las derivaciones unipolares de las extremidades y las derivaciones bipolares estandar.

Las derivaciones I, II, II, aVR, aVL aVF, representan vectores en el plano frontal y basandonos en:

I = VL-VR(LA-RA) (2)

II= VF-VR(LL-RA) (3)

III=VF-VL(LL-LA). (4)

Puesto que las derivaciones aumentadas de las extremidades equivalen a 3/2 de las derivaciones de las extremidades no aumentadas, podemos eneuciar las ecuaciones asi:

I = 2/3(aVL-aVR) (6)

II=2/3(aVF-aVR) (7)

III=2/3(aVF-aVL). (8)

Con estas ecuaciones y combinandolas podemos eneuciar las ecuaciones de la siguiente manera:

VR = - I + II / 3 (9)

aVR = - I + II / 3 X 3/2 = - I+II/2 (10)

VL = I - II / 3 (11)

aVL = I - III /3 X 3/2 = I - II / 2 (12)

VF = II + III / 3 X 3/2 = II + III / 2. (13)

El siguiente gráfico resume las relaciones entre las derivaciones unipolares y bipolares, este gráfico se conoce como triangulo de Einthoven.



Figura 22. Triangulo de Einthoven.

Capitulo II. Bases y Consideraciones iniciales.

Introducción

En el siguiente capitulo, se presentarán las condiciones consideradas para la implementación del proyecto.

Se realizará una presentación de los diferentes elementos que componen al proyecto, refiriendonos al hardware del equipo, se comenzará desde los electrodos hasta la etapa de registro, haciendo un recuento de todas las etapas que comprenderá el proyecto.

II.1 Electrodos y cables de paciente

II.1.1.Electrodos.

El mecanismo de la conductividad eléctrica en el cuerpo envuelve portadores de carga iónica, por lo tanto, la recolección de este potencial se basa en la interacción de estos portadores de cargas iónicas y las corrientes iónicas transconducidas, requeridas por los cables y los aparatos de instrumentación.

Esta función de transconducción es realizada por los electrodos, los cuales consisten en conductores eléctricos, en contacto con soluciones iónicas acuosas de cuerpo.

La interacción entre los electrones del electrodo y los iones del cuerpo, pueden afectar grandemente el trabajo de estos sensores, y en algunos casos se requiere que se hagan consideraciones especificas para ciertas aplicaciones.

En una interfase entre un electrodo y una solución iónica redox(oxidación-reducción), se necesitan que las reacciones ocurran para que la carga sea transferida entre

el electrodo y la solución. Estas relaciones pueden ser representadas generalmente por las siguientes ecuaciones.

$$C \leftrightarrow C^{n+} + ne^- \quad (14)$$

$$A^{m-} \leftrightarrow A + me^- \quad (15)$$

donde n es la valencia del compuesto positivo(catión) "C", y m es la valencia del material negativo(anión) "A". Para la mayoría de los sistemas de electrodos, los cationes en la solución y el metal de los electrodos son los mismos.

Entonces los átomos C(del electrodo), son oxidados cuando ellos pierden electrones y se dirigen hacia la solución como iones cargados positivamente. Estos iones son reducidos cuando el proceso ocurre en la dirección inversa. Es decir en el caso de la reacción para el anión, la dirección para la oxidación y reducción ocurren en la forma inversa. Para operación optima de estos electrodos estas dos reacciones deben ser reversibles, ya que estas reacciones deben poder ocurrir tanto en una dirección como en otro en algunos casos.

La interacción entre un metal con una solución de iones produce un cambio local en la concentración de iones cerca de la superficie metálica. Esto causa que no se mantenga una carga neutra en la región, produciendose un potencial diferente a el potencial del resto de la solución salina, este potencial se conoce como potencial de media-célula(half-cell), este se establece entre el metal y el volumen de electrólito, esto se basa en que los elementos tienen diferentes características de diferencias de potencial para cada elemento, y la mayoría de estos potenciales están resumidos en la siguiente tabla.

Tabla 1 Potenciales de media célula.

Metal y Reacción	Potencial de media célula
$Al \rightarrow Al^{3+} + 3e^-$	-1.706
$Ni \rightarrow Ni^{2+} + 2e^-$	-0.230
$H_2 \rightarrow 2H^+ + 2e^-$	0.000(por definición)
$Ag + Cl^- \rightarrow AgCl + e^-$	+0.233
$Ag \rightarrow Ag^+ + e^-$	+0.799
$Au \rightarrow Au^+ + e^-$	+1.680

Otra forma de considerar la diferencia de potencial en la interfase, es la siguiente ecuación:

$$E = -RT/nF * \ln(a_1/a_2) \quad (16)$$

Donde : a_1 y a_2, son las concentraciones iónicas a ambos lados de la interfase.

R, es la constante universal de los gases(8.135 J/(g.mol*°K)).

T, es la temperatura absoluta.

N, es la valencia del ion.

F, es la constante de faraday(96485coulombs/gmol).

Cuando no existe un flujo eléctrico entre el electrodo y la solución iónica, el potencial observado será el potencial de media célula o el potencial de nerst, en caso de existir flujo de corriente estos potenciales serán afectados, el resultado de la medida de esta diferencia de potencial cuando ocurre un flujo de corriente, se conoce como sobrevoltaje, que no es mas que el resultado de la alteración de las concentraciones en la superficie de contacto.

*Estos potenciales son importantes cuando se utilizan electrodos para mediciones de señales de baja frecuencia o corriente directa.

Este efecto se conoce como polarización y reduce la eficiencia del electrodo, tres factores importantes: el óhmico, la concentración y la activación de los sobrepotenciales. El electrodo de plata cloruro de plata, es el que posee, las características de electrodo nopolarizable, por lo tanto es el mas practico para aplicaciones de instrumentación Biomédica.

Los electrodos consisten en una base de plata, recubiertos de una capa de cloruro de plata.

Un electrodo típico de este tipo consiste en una pieza de metal de plata finamente dividida por un matriz de cloruro de plata, y debido a que esta matriz es insoluble un soluciones acuosas, permite que la superficie del electrodo sea muy estable.

Debido a esto se reduce casi a cero el efecto de polarización asociado con este electrodo y el artefacto debido al movimiento también se reduce considerablemente comparandolo con electrodos polarizables como los de platino.

Se ha considerado el análisis de los electrodos de plata cloruro de plata, debido a que el proyecto se ha considerado para usar electrodos desechables, los cuales están compuestos de electrodos de plata cloruro de plata.

La siguiente figura muestra la construcción de los electrodos de plata cloruro de plata.



Figura 24. Electrodos de Ag-AgCL

II.1.2. Características eléctricas.

Las características eléctricas de los electrodos de biopotenciales, son generalmente no lineales y función de la densidad de corriente en su superficie. De esta manera para usar modelos lineales, los electrodos deben ser operados a potenciales y corrientes bajas.

Bajo estas idealizaciones, podemos representar los electrodos por el circuito equivalente representado en la figura siguiente:



Figura 25.Modelo del transductor

En este circuito R_d y C_d son las componentes asociadas con la interfase y la polarización de esta interfase, R_s es la resistencia de los materiales del electrodo y E_{hc} es el potencial de media célula descrito anteriormente.

En este modelo la impedancia del electrodo puede ser dependiente de la frecuencia como se muestra en la siguiente figura, a bajas frecuencias la impedancia es dominada por la combinación en serie de R_s y R_d , mientras que a altas frecuencias C_d pone en corto el efecto de R_d , entonces la impedancia se acerca al valor de R_s.



Figura 26. Curva de Comportamiento de el modelo eléctrico del electrodo



Figura 27. Diferentes tipos de electrodos.

II.1.3. Cables.

Los cables de paciente, deben de tener buenas características de conducción así como deben tener buenas propiedades de blindaje, para el caso los cables de paciente están hechos de cables coaxial en los cuales en algunos casos el blindaje es de plata para mejorar la conducción de posibles interferencias a tierra, ademas se debe estudiar la elongación apropiada del cable ya que no puede ser muy corto porque limitaría la movilidad del paciente, ademas hay que evitar un tamaño exagerado porque esto podría contribuir a la creación de lazos que se convierten en excelentes antenas para todo tipo de interferencias.

II.1.4. Limites de las normas de seguridad hospitalaria.

A continuación se presentan un resumen de las normas de seguridad hospitalaria que se utilizan actualmente en el país, esto debido a que proyectos como el de la cooperación técnica alemana, han introducido al país, aparatos analizadores de seguridad eléctrica que cumplen ciertos estándares internacionales, nosotros hemos tomado como base los estándares IEC 601-1 y el HEI-95, a continuación se presenta un resumen de los limites permitidos por los dos estandares.

Tabla 2. Limites para el estandar IEC 601-1.

DESCRIPCIÓN DEL TEST		TIEMPO	VALORES LIMITE					
			CLASE I			CLASE II		
			B	BF	CF	B	BF	CF
VOLTAJE DE LINEA			-					
CONTINUIDAD DE CONDUCTOR DE TIERRA			0.2OHM			N/A		
AISLAMIENTO	L1-L2-CASE	5s.	2	2	20	7	7	70
RESITENCIA	AP-CASE	5s.	N/A	5	50	N/A	5	50
CONSUMO DE CORRIENTE								
TIERRA	N.P	2s.	500	500	500	N/A	N/A	N/A
FUGA	N.P. NO L2	2s.	1000	1000	1000	N/A	N/A	N/A
CORRIENTE	R.P.	2s.	500	500	500	N/A	N/A	N/A
uA	R.P NO L2	2s.	1000	1000	1000	N/A	N/A	N/A
CARCASA	N.P.	2s.	100	100	100	100	100	100
FUGA	N.P. NO L2	2s.	500	500	500	500	500	500
CORRIENTE	N.P NO TIERRA	2s.	500	500	500	N/A	N/A	N/A
uA	R.P	2s.	100	100	10	100	100	10
	R.P. NO L2	2s.	500	500	50	500	500	50
	R.P. NO TIERRA	2s.	500	500	50	N/A	N/A	N/A
PACIENTE	N.P.	2s.	100	100	10	100	100	10
CORRIENTE	N.P. NO L2	2s.	500	500	50	500	500	50
uA	R.P. NO TIERRA	2s.	500	500	50	N/A	N/A	N/A
	R.P.	2s.	N/A	5000	50	N/A	5000	50
	R.P NO L2	2s.	N/A	5000	50	N/A	500	50
	R.P. NO TIERRA	2s.	10	10	10	10	10	10
	MAINS ON AP NORM	2s.	N/A	5000	50	N/A	5000	50

	MAINS ON AP REV	2s.	N/A	5000	50	N/A	5000	50
PACIENTE	N.P.	2s.	10	10	10	10	10	10
AUXILIAR	N.P. NO L2	2s.	500	500	50	500	500	50
CORRIENTE		2s.	500	500	50	N/A	N/A	N/A
uA		2s.	10	10	10	10	10	10
		2s.	500	500	50	500	500	50
		2s.	500	500	50	N/A	N/A	N/A

Tabla 3. Limites para el estandar HEI-95.

DESCRIPCIÓN DEL TEST		VALORES LIMITE					
		CLASE I			CLASE II		
		B	BF	CF	B	BF	CF
RESISTENCIA DE CONDUCTOR DE PROTECCIÓN A TIERRA		0.2OHM			N/A		
M ohm resistencia de aislamiento	principal L1-L2-carcasa	50	50	50	N/A	7	70
M ohm resitencia de aislamiento	todas a carcasa	N/A	50	50	50	5	50
corriente de fuga	pol normal	500	500	500	N/A	N/A	N/A
corriente de fuga	Rev pol	500	500	500	N/A	N/A	N/A
corriente de fuga de carcasa	norm pol	500	500	500	100	100	10
corriente de fuga de carcasa	norm pol , no tierra	500	500	500	N/A	N/A	N/A
corriente de fuga de carcasa	Rev pol,	500	500	500	100	100	10
corriente de fuga de carcasa	Rev pol, no tierra	500	500	500	N/A	N/A	N/A
corriente de fuga a paciente	Norm pol	500	500	50	100	100	10
corriente de fuga a paciente	Norm pol , no tierra	500	500	50	N/A	N/A	N/A
corriente de fuga a paciente	Rev pol	500	500	50	100	100	10
corriente de fuga a paciente	Rev pol, no tierra	500	500	50	N/A	N/A	N/A

El electrocardiografo se considera como un equipo de clase I, tipo CF, es decir que posee polarización a tierra, y un aislamiento para usos cardíacos, las tablas anteriores muestran los diferentes limites en dos estándares diferentes para un equipo que cumple las espicificaciones mencionadas.

Capitulo IV. Contexto eléctrico y electrónico.

Introducción.

Aquí presentamos las definiciones básicas de los elementos principales del proyecto, se presenta un esbozo de la arquitectura del microprocesador, así como la arquitectura de las memorias, el diagrama de bloques de los convertidores análogo digital y digital análogo, y el amplificador de instrumentación ad620.

III.1.Generalidades de los elementos.

III.1.1. Microprocesador(8085).

Este microprocesador fabricado con tecnología Nmos(mos de canal N), en la siguiente figura se muestra la distribución de pines de este microprocesador.



Figura 28. Distribución de pines del 8085.

La frecuencia de reloj en este microprocesador se puede establecer mediante cristales, redes RC o un reloj externo.

Externamente el 8085, posee un bus de datos de 8 bits, y un bus de direcciones de 16 bits, parcialmente multiplexado con el bus de datos, esta ultima característica le permite

direccionar hasta 2^{16}=65536 bytes de memoria.

Para obtener las 16 lineas de direcciones es necesario disponer de un lacth o registro de 8 bits externo. Desde un punto de vista cualitativo los 40 pines del 8085 se pueden agrupar de la siguiente formas:

-Un bus de datos/direcciones multiplexado de ocho lineas(AD7-AD0).

-Un bus de direcciones de 8 lineas(A15-A8).

-Un bus de control de direcciones de seis lineas)INTR, TRAP, RST5.5, RST6.5, RST7.5, INTA).

-Un bus de comunicación serie de dos lineas(SID, SOD).

-Un bus de señales de control de 11 lineas(ALE, RD, WR, IO/M, S0, S1, READY, HOLD, HLDA, RESET IN, RESET OUT).

-Un bus de señales de reloj de tres lineas(X1, X2, CLK).

-Un bus de alimentación de dos lineas(VCC, GND).

El 8085, puede operar a tensiones de alimentación entre 4.5 y 5.25 voltios, y un consuma máximo de corriente de 170mA.

Las lineas de entrada X1 y X2, son los terminales de conexión de un cristal de cuarzo la red externa RC que maneja el generador interno de pulsos de reloj. La señal de reloj resultante es obtenida en la linea de salida CLK, la entrada X1 también puede ser controlada por una señal externa de reloj. En este caso la frecuencia de salida es la mitad de la frecuencia de entrada.

Las lineas de salida unidireccionales de tecnología de tres estados, A8 hasta A15, transportan los 8 bits mas significativos de la dirección de memoria o de I/O involucrada en la transferencia de datos hacia o desde el microprocesador.

Las lineas de tres estados AD0 hasta AD7, constituyen el bus multiplexado de datos y direcciones, durante el primer ciclo de una instrucción estas lineas son unidireccionales y transportan los 8 bits menos significatIvos (A0-A7), de la dirección de memoria o de entrada/salida seleccionada. Durante el segundo y tercer ciclos, estas lineas son bidireccionales y se convierten en el bus de datos de 8 bits del sistema.

La salida ALE(habilitador del bus de direcciones), informa a la circuitería externa la naturaleza de la información en el bus de datos y direcciones, específicamente ALE se hace alta cuando el microprocesador envía a través de AD0-AD7 los 8 bits menos significatIvos de la palabra de dirección, esto sucede durante el primer ciclo de reloj de una instrucción, la información respectIva puede almacenarse en un latch como se muestra en la siguiente

En este caso la señal ALE habilita el registro permitiendo, que el dato de las lineas AD0-AD7 se transfiera a las salidas A0-A7, durante el segundo y tercer ciclos, la linea ALE permanece inactIva(bajo), y por lo tanto el latch ignora la información que circula por el bus común de datos.

Las salidas S0, S1, e IO/M, informan sobre el estado de las operaciones realizadas por el microprocesador. Específicamente un alto en la linea IO/M, indica una operación de lectura o escritura desde o hacia un puerto de entrada/salida, y un nIvel bajo indica una operación de lectura escritura desde o hacia una operación de memoria, del mismo modo S1 y S0 informan sobre el tipo de ciclo en progreso, estos estados se resumen en la siguiente tabla:

Tabla 4. Ciclos de progreso de 8085.

S1S0	OPERACIÓN REALIZADA
00	HALT(DETENIDO)
01	READ(LECTURA)

10	WRITE(ESCRITURA)
11	BÚSQUEDA DE UN OP-CODE

La salida de tres estado RD, activa en bajo indica que el microprocesador esta realizando una operación de lectura, desde el puerto direccionado o la localidad de memoria seleccionada por le bus de direcciones y que el bus de datos esta disponible para la transferencia de datos.

La salida de tres estado WR, activa en bajo indica que el microprocesador esta realizando una operación de escritura, hacia el puerto de salida o una localidad de memoria, la información presente en el bus de datos.

La entrada READY, se utiliza para comunicar al microprocesador con dispositivos de entrada/salida relativamente lentos respecto a los tiempos de trabajo de microprocesador, cuando los dispositivos son lo suficientemente altos, esta linea se mantiene activa todo el tiempo indicando así que el microprocesador esta listo para enviar o recibir datos, si READY se hace alta durante un ciclo de lectura o escritura el microprocesador entiende que la memoria o periférico esta listo para enviar o recibir datos, si la señal esta en bajo indica que esta esperando una señal del dispositivo externo que indique que esta listo para enviar o recibir datos.

La entrada Hold, le indica al 8085 que un dispositivo externo le solicita los buses de datos, direcciones y control, al recibir la señal Hold, el microprocesador completará la transferencia de la información que tiene en los buses, y situará todas las lineas de comunicaciones en estado de alta impedancia, permitiendo que el sistema externo tome el control del bus del sistema.

La salida Hlda, indica que a la circuitería externa que el microprocesador ha recibido una petición de HOLD, y que los buses quedarán liberados en el siguiente ciclo de reloj, esta señal se desactlva al remover la señal de HOLD, medio ciclo después de que el microprocesador retoma el control del sistema.

La entrada INTR, se usa como interrupción de uso general, puede ser enmascarda por software y posee la mas baja prioridad . En combinación con INTA y el bus de datos puede atender a varios dispositlvos periféricos.

La linea TRAP, obliga al microprocesador a para la ejecución de su programa para atender a los requerimientos externos del dispositlvo que ha enviado la señal. Su prioridad es mas alta y no puede ser enmascarado se utiliza generalmente cuando existen problemas de alimentación.

Las lineas Rst7.5, RST6.5, RST5.5, con función idéntica a TRAP pero enmascarables por el software de la CPU.RESET IN, actlva en bajo inicializa todos los registros del microprocesador y coloca todas las lineas de tres estados en alta impedancia. Las lineas SOD y SID se utilizan para salida y entrada respectlvamente de datos en formato serie.

Caracterisiticas eléctricas del 8085.

La siguiente tabla resume las características eléctricas del microprocesador.

Tabla 5. Características eléctricas del 8085.

Símbolo	Parámetro	Mínimo	Máximo	Unidad	Cond. Prueba
TA	Temperatura	0	70	°C	
Vcc	Alimentación	4.75	5.25	volt	
VIL	Voltaje de entrada bajo	-0.5	+0.8	volt	
VIH	Voltaje de entrada alto	2.0	Vcc+0.5	volt	
VOL	Voltaje de salida bajo		0.45	volt	IOL=2mA

VOH	Voltaje de salida alto	2.4		volt	IOL=0.4mA
ICC	Corriente de alimentación		170	mA	
IOL	Corriente máxima en bajo		2	mA	
IOH	Corriente máxima en alto		400	µA	

El 8085 es una CPU de 8 bits debido a que su bus de datos es de 8 direcciones y su ALU esta diseñada para operar con palabras de ocho bits, la ALU puede realizar operaciones de decremento e incremento , operaciones lógicas binarias y aritméticas como adición, sustracción o comparación con palabras de 8 bits, el bus interno sirve como medio de comunicación entre los diferentes bloques internos, conectados al bus interno se encuentran 6 registro de proposito general denominados B, C, D, E, H, y L, los cuales pueden operar como registros de 8 bits o como registros de 16 bits.

Ademas se posee el registro A o acumulador de 8 bits que es el que guarda los resultados de las operaciones realizadas por la ALU, ademas se posee el llamado registro de estado de 8 bits en los cuales solo se utilizan cinco de las 8 posiciones, estos cinco flip-flop se definen como sigue:

Tabla 6. Banderas del 8085.

S	Z		AC		P		CY
Signo	Cero		Aux de acarreo		Paridad		Acarreo

CY, bandera de carry se pone en uno cuando al realizar una suma se produce un acarreo o cuan do al realizar una resta se produce un préstamo.

P, bandera de paridad, se coloca en 1 cuando el dato del acumulador es de paridad par, es decir posee un numero par de 1´s, y se coloca en cero cuando el dato tiene paridad impar.

AC, bandera auxiliar de acarreo se hace alta cuando el acarreo se produjo desde el bit 3, al igual que CY lo indica desde el bit 7..

Z, bandera de cero se pone en 1 cuando la operación realizada produjo como resultado un cero.

S, bandera de signo, es una copia del bit 7 del acumulador esta bandera en 1 indica un numero negativo en el acumulador, un cero indica un numero positivo.

Ademas se poseen otros registros importantes como el contador de programa que nos indica en que localidad de dirección esta almacenado el próximo byte a procesar.

Y el registro de pila que es el lugar donde el microprocesador guardo los datos necesarios cuando realiza saltos o cambios de rutinas en el programa.

III.1.2. Memorias.

III.1.2.1.Características de los dispositivos de memorias.

ROM, puede ser subdividida en diferentes categorías de uso común hoy en día, como la PROM, EPROM, EAROM y EEPROM.

La memoria 2716 que se muestra en la figura siguiente:



Figura 29. Memoria 2716.

El dispositivo mostrado en la figura anterior, es una EPROM de 2Kbytes, note que 11 de los pines de la memoria, son usados para direccionamiento de memoria, 8 conexiones para salida de datos, 3 para control y 2 para fuentes de alimentación. En particular esta EPROM es de las comunmente usadas, por los requerimientos de alimentación de voltaje, su capacidad de bytes, y la facilidad de comunicar las memorias con los microprocesadores más comunes.

III.1.3. ADC/DAC.

III.1.3.1. ADC 0804.

Es una convertidor de aproximación sucesiva de 8 bits el cual usa un arreglo potenciometrico similar a los arreglos 256R, una nueva entrada diferencial incrementa el modo de rechazo comun,.Es compatible con 8080µp y derivlados, no necesita interface logica especial, tiempo de acceso 135nS.

Entrada de voltaje diferencial.

Las entradas y salidas logicas reunen los requerimientos de MOS y T^2L, para niveles de voltaje.

Trabaja con una referencia de 2.5V, para nuestra aplicación.

Generador de reloj integrado.

Ajuste de cero no es requerido.

La siguiente figura muestra la distribución de pines de el ADC0804.



Figura 30. Distribución de pines ADC0804.

III.1.3.2. DAC 0808.

El DAC 0808, es un convertidor de digital a análogo monolítico de 8 bits, tiempo para deteminación de valor de salida de 150nS, disipando solamente 33mW con fuentes de alimentación de ±5V. Este DAC se puede comunicar directamente con tecnología TTL, DTL y nIveles lógicos CMOS. La figura siguiente muestra el pinout de este DAC.



Figura 31. Distribución de pines del DAC0808.

III.1.4.AD620.

Es un amplificador de instrumentación de bajo costo, el cual requiere solamente un resistor externo para poner la ganancia, la cual puede ser de 1 a 1000, con un encapsulado SOIC y DIP, los cuales ofrecen un comsumo de potencia muy bajo 1.3 mA máximos, siendo excelente para sistemas alimentados por baterías,.

Teoria de operación.



Figura 32.AD620.

Los transistores de entrada Q1 y Q2, proveen un par diferencial bipolar, para alta precisión , basada en la modificación de un circuito de tres OP AMP, los valores de las resistencias se han escogido lo más exactos posible para lograr una gran precisión.

Las retroalmientaciones a través de Q1-A1-R1 y Q2-A2-R2, mantienen corrientes de colector constantes para los transistores Q1 y Q2.(el circuito interno se presenta en los anexos).

Del análisis podemos suponer la siguiente formula:

$$G = 49.4K\Omega/R_g + 1. \quad (4)$$

Hacer vrs. Comprar la siguiente figura muestra un circuito equivalente de el AD620, construido con OP07, la diferencia principal es que las especificaciones para el OP07 dicen que hay que multiplicar el offset y ruido de entrada por $\sqrt{2}$, por esto en un circuito de tres operacionales con dos operacionales como entrada, estos contribuyen a el error de todo el sistema a la salida.



Figura 33. Hacer vrs. Comprar

III.2. Etapa electrónica de control.

Debido a que la idea es facilitar el mantenimiento, cada etapa a sido diseñada de la forma más independiente posible, abriendo campo para las posibles actualizaciones o modificaciones de las mismas etapas, ya que cada segmento de circuito está sujeto a mejorías por la misma naturaleza del proyecto. Así pues, que se optó por separar cada parte del proyecto en tabletas aparte e interlazarlas por medio de conectores de **CABLE BUS** entre etapa y etapa. Las tabletas consisten en una placa en la cual cada elemento está debidamente conectado y ensamblado.

Cada tableta o circuito impreso, representa un bloque en la estructura general de un ECG, por lo que cumple indirectamente con otro propósito; la de presentar características didácticas; dichas características fueron útiles a la hora de la construcción, debido a que no se contaba el entrenador de microprocesador 8085, dicho microprocesador es el utilizado para la etapa principal de control, como se detallará posteriormente. Se referirá cada componente según la función respectiva en el conjunto que esté presente, ya que su funcionamiento individual se detalló en la sección anterior, la cual para hacer referencias puede ubicarse en el índice que se detalla al principio del documento.

Las tabletas electrónicas son las siguientes:

1) Unidad de control.
2) Interfase de Visualización y Teclado(al usar el control con microprocesador)
3) Etapa de acomodación y conversión digital
4) Etapa de aislamiento y selector de dirección
5) Fuente de alimentación
6) Etapa de amplificador y manejador impresión

A continuación se procederá a los detalles de las etapas de control y periféricos, las cuales consisten en la Unidad de Control por Microprocesador (ECM) y la Interfase de Visualización y Teclado (IvC).

III.2.1 Unidad de control (UC)

Esta unidad es el corazón de el equipo, y debido a la versatilidad de este podemos usar tres generaciones de etapa de control, las cuales se presentan a continuación, en los

anexos se presentan los diagramas de la etapa de control por microprocesador, las generaciones de la etapa de control son las siguientes.

Etapa de control digital.

Etapa de control por computador.

Etapa de control por microprocesador.

A continuación se describen cada una de ellas.

III.2.1.1.Etapa de Control Digital.

Esta etapa es la mas sencilla ya que nos da la capacidad de poder tener acceso a las diferentes derivaciones, con presionar una de las teclas las cuales estarán debidamente identificadas, esta etapa consistirá en una matriz de interruptores(teclado), el cual generará un codigo(número binario), el cual pasará a un latch, de aquí a el bus de direcciones de una memoria, con la que se decodificará el codigo para generar un número binario que activará o desactivará los diferentes reles del selector de derivaciones, a traves de compuertas de colector abierto.

III.2.1.2.Etapa de control por computador.

Esta etapa es compatible con la anterior, ya que tendremos un conector de salida de ambas etapas compatible con el selector de derivaciones, esta forma de control se basará en un programa el cual se ha realizado bajo la plataforma de Qbasic, se escogio esta por la sencillez para programar y así cualquier persona con conocimientos básicos de programación podrá entender el programa realizado, además de esta plataforma debido a que podemos usar una interface implementada para el circuito, o sencillamente utilizar el puerto paralelo del computador, se puede utilizar cualquier lenguaje de programación,

en el que exista una instrucción para direccionar datos a una dirección de memoria(la cual sería un puerto).

III.2.1.3.Etapa de control por microprocesador.

Un sistema microprocesado, en cualquier aplicación, es el que lleva a un concepto de proceso automatizado y con funciones programables y adaptables a las necesidades de un medio. Para el caso del ECG, dichas funciones son las de secuencias automáticas de selección de derivaciones, almacenamiento en memoria de registros de ECG, procesamiento automático de señales ECG como BPM, algunos intervalos de ECG y hasta el mismo filtraje electrónico; resumiendo así una facilidad y prácticidad de operación del aparato, proporcionando beneficios al operador y al paciente ahorrandoles tiempo y esfuerzo, al mismo tiempo el equipo esta preparado para un uso complejo.

Esta etapa consiste de 4 partes principales y básicas para el funcionamiento de un sistema microprocesado; estas etapas son la de la Unidad Central de Proceso (CPU), la Unidad de Memoria (UM) y la Unidad de Control y Decodificación (UCD) y el Programa de Operación. Haciendo siempre referencia a cada uno de los elementos con sus respectivas características y funcionamiento, esta sección sólo explicará la función en relación al conjunto.

En un sistema microprocesado la CPU, la UM y la UCD antes mencionados, son los tres que tienen que trabajar indispensablemente para lograr operar como conjunto individual, es decir, que con estas tres unidades se conforma un conjunto, preparado para ejecutar cualquier función, modificando así, sus interfaces y programación para una aplicación específica; tal como es el caso de este proyecto, sólo se prepara una interfase análoga, una de visualización y teclado, para estar lista con las funciones del ECG tal y

como se desee, esto según como se interrelacionen con la programación, ya que es lo que determinará que hacer y como usar cada una de las partes del sistema del ECG.

III.2.1.1 Unidad central de proceso(CPU)

La CPU es la parte más importante de un sistema procesado, ya que es el que administra datos y funciones de operación en un programa de ordenes específicas para ejecutar alguna tarea específica; más sin embargo, como ya se mencionó, no puede hacer absolutamente nada sin los elementos de la UCM, ya que primeramente deberá tener una unidad de memoria donde almacenar su programa de ejecución y los resultados de operaciones, ni podrá coordinarse con ningún elemento externo al mismo procesador, en resumen no haría nada. Toda la unidad central de proceso la lleva a cabo un mismo elemento, el microprocesador 8085 de INTEL. Este es un procesador de 8 bits de datos, 16 bits de dirección y con la estructura de control necesaria para desarrollar y manejar las aplicaciones que exige el funcionamiento de ECG, colaborando a esto que la tecnología INTEL es la más estandar y comercial en nuestro medio.

Las funciones básicas que un procesador debe cumplir es simplemente eso, procesar, es decir que no piensa, sino mas bien toma un dato, lo opera, lo compara y como resultado de dicha condición lo almacena, lo desecha o lo envía a una locación externa al sistema, todo en una secuencia lógica, dicha secuencia de ordenes es el llamado PROGRAMA DE OPERACION. Ubicandose en el diagrama electrónico de la UCM destaca el micorprocesador como el elemento de mayor tamaño.

III.2.1.2, Unidad de memoria.

La unidad de memoria está separada en dos partes: la memoria de solo lectura **ROM**

y la memoria de acceso aleatorio **RAM.** En la memoria ROM la conforma un sólo elemento, la memoria **2716 EPROM;** la cual es donde se localiza en programa monitor y los códigos generadores y decodificadores de funciones, es decir, que es donde estan localizadas las funciones del equipo ECG. La memoria RAM es donde se pueden almacenar y modificar datos en cualquier instante, y es utilizada para acumular datos y funciones temporales del mismo sistema, así como también en algunos casos que se deba almacenar señales de pacientes en que sean necesarias para un análisis posterior. Esta sección de memoria RAM la conforman dos memorias **6116** de 16K Bits cada una, donde una es de uso exclusívo del sistema y otro para registro de señales y datos de pacientes. El area RAM designada para el sistema, es necesaria fundamentalmente por una parte vital en el funcionamiento del microprocesadores y toda la lógica de programación, **LA PILA** (STACK). La pila es un area que, como su nombre lo indica, va apilando datos en forma secuencial y ordenado de tal forma que su acceso es Ultimo en Entrar y Primero en Salir (LIFO).

III.2.1.3 Unidad de control y decodificación.

La Unidad de Control y Decodificación UCD es la parte electrónica que coordina las actividades del microprocesador y la reacción de los elementos adjuntos al sistema, en otras palabras, cuando el procesador requiere información de la memoria u otro dispositivo, el mismo procesador expresa la dirección y el tipo de elemento que necesita y la UCD es la encargada de habilitar el dispositivo que solicita el procesador en el tiempo justo de la adquisición. Dicha función la ejecutan circuitos integrados diseñados para trabajos como este; es el cicuito TTL **74LS138** el cual es un decodificador de 3 a 8 y con 3 pines de habilitación. Se utilzan 3 de estos chips, uno para decodificar la etapa de control (MEMRD, MEMWR, IORD, IOWR) las cuales indican si leer o escribir en un elemento de memoria o de puerto, otro para decodificar localidades de memoria con 8 paginas por cada línea del

decodificador, y el último, para decodificar localidades de puertos con 8 líneas por cada línea del decodificador.

III.2.1.4 Funcionamiento de la UCM

Ya que es la etapa que controla todo el sistema, es la que deberá de tener un patrón de inicialización, dichos patrones los proporciona el mismo procesador. El primero y más importante es la de saber donde comenzar a ejeucutar un programa, donde estan las instrucciones iniciales. El fabricante del procesador establece que cuando éste se inicializa o resetee, su Contador de Programa (PC), que es el que indica la dirección de la instrucción a ejecutar, se pone en cero. Entonces, esto quiere decir que para el procesador 8085, al menos la pagina cero deberá ser una memoria ROM donde se encuentran las instrucciones de inicialización. Por practicidad se establece una memoria EPROM de las páginas 00 a la 07 (8 páginas) que son las primeras 8 páginas de dirección de memoria que activa el decodificador.

Para que se lea la pagina cero línea cero, el decodificador deberá activar el Habilitador del Chip (CE Chip Enable) con cero. Para que esto pase, el 74138 que decodifica la dirección deberá tener un cero en A14 y A15 para habilitar la operación del decodificador, y cero A13, A12 yA11 para seleccionar Y0 y habilitar la 2716 la cual trabaja con el resto de la líneas de dirección del procesador (de la A0 a la A10) que servirán para ubicar el programa monitor que ejecutará las funciones del ECG. De la misma manera seleciona para las 7 restantes líneas de dirección, dejando como único requisito el de tener cero en A15 y A14 para activar el decodificador.

Luego que comienza el programa de inicialización del sistema, se define, en el mismo programa, un segmento de la memoria RAM para asignarle la página donde se

localizará la PILA. En el mapeo de memoria y puertos, se definen las localidades de dirección para cada función, éste se formula de la siguiente manera:



Figura 34. Mapeo de memoria.

Dentro de la unidad de control, el otro decodificador encargado de asignar las funciones, es el que controla la lectura o escritura de puertos o memoria. Como se ve en diagrama, está todo el tiempo habilitado ya que sus pines de operación tienen ceros G2A y G2B y uno

en G1, por lo tanto para que llegue a habilitar una memoria ya sea de lectura o escritura deberá estar en cero IO/M (input-output/memory), indicando así que es un dispositivo de memoria el que se activará ya que la entrada C del selector del decodificador tiene cero (IO/M=0) quedando las entradas A y B del mismo para asignar si es escritura o lectura. Para lectura, el procesador activa cero en el pin de salida RD (READ) y uno en WR (WRITE) y como RD va a la entrada B del decodificador y WR en la A, genera una palabra digital de **01** y el decodificador selecciona **Y1** que es la asignada para **MEMRD** que es la que actIvará el pin de lectura en los dispositIvos de memoria. Caso similar ocurre para el ciclo de escritura en una memoria, sólo que la palabra digital que se forma es **010**, es decir, cero en C (IO/M=0 ara memoria), 1 en B (RD=1) y 0 en A (WR=0) para así seleccionar a **Y2** que es la destinada para **MEMWR** que es la que actIvará el pin de escritura en los dispositIvos de memoria. Para el caso de lectura o escritura de puertos, la lógica para los pines A y B es la misma que para las memorias, sólo cambia el dato del pin IO/M a uno, avisando así que es una localidad de puerto a la que se va atrabajar, y los datos de selección cambian ahora a **101** para lectura y seleccionar **Y5** para **IORD** y **110** para escritura y seleccionar **Y6** para **IOWR** que son los pines de lectura y escritura para dispositivos de puertos.

Como el bus de datos está compartido con los primeros 8 bits de dirección de microprocesador 8085, es necesario utilizar un mecanismo para multiplexar una dirección y un dato. Esto se logra con un latch transparente **74LS373** el cual su compuerta es manejada por el pin **ALE** (Addres Latch Enable) del procesador, indicando así cuando esta presente un dato y cuando una dirección. Y para deshabilitar el bus del latch, se controla su salida con el pin **HOLDA** el cual es un pin de reconocimiento de retención para funciones DMA (Acceso Directo a Memoria), de esta forma se separa la dirección de los datos. Posee una red de reinicialización, el cual sirve para resetear al procesador cuando

este encendido y asegurar de un estado inicial al apagarse, pues cuando no hay fuente de alimentación, o la fuente sea cero, el capacitor se descarga, quedando un estado lógico de cero, que es el estado de reset de procesador en el mismo pin de **RESET**. Para inicializar elementos adjuntos al procesador, existe también un pin de reconocimiento, es el de **RESET-OUT**. El cristal genera el reloj de trabajo del procesador en **X1** y **X2**, y una salida de reloj resultante en **CLK-OUT**, donde su frecuencia es la mitad y su ciclo de trabajo del 50%. Toda esta unidad es interconectada con las demás etapas por medio de un arreglo de conección de cable bus de 34 pines y dos de 10 pines, con la distribución necesaria para operar cualquier otro dispositIvo o sistema extra, facilitando la expansión de circuito y labores del mismo ECG.

III.3.Interface de visualización y teclado.

En todo sistema controlado debe existir un medio que interactúe con los propósitos del usuario; en un ECG ese medio es vital e indispensable. El más común es la presentación de indicadores, ya sean audibles o visuales, y otra es la de controles, ya sean manuales o remotos. Para el ECG de este proyecto, sólo utilizamos los indicadores visuales y controles manuales (pantalla de displays y teclado). Entonces, la Interface de Visualización y Teclado (IvT) se dIvide en dos partes, cada una cumpliendo con el propósito general de interactuar con el usuario, pero cada una con funciones específicas: Presentar estado de trabajo y controlar la función del equipo.

III.3.1 Sistema de visualización.

Hay muchos sistemas de visualización, cada una según las necesidades de un sistema, además como la practicidad. Hay tres criterios de evaluación para implementar un

sistema de visualización, uno es utilizando hardware para cada elemento, otro es utilizando preferencias por software, y el último es la utilización de elementos de hardware para funciones específicas pero con un nivel de programación mínimo. Para un sistema con mayor Hardware, se facilita la lógica y estructura de programación ya que el elemento de hardware es capas de ejercer sus funciones por si mismo, y sólo necesita la información a presentar; la desventaja de este sistema es de que utiliza mucho espacio físico y más elementos complejos que incrementan el costo e integración de cualquier sistema. Un sistema de hardware para funciones específicas es el medio ideal ya que minimiza espacio y programación, pero, a parte de ser muy costosos, son muy difíciles de adquirir en nuestro medio. Por lo tanto, para cubrir uno de los objetivos del proyecto, el sistema utiliza un medio de control por software, ya que empléa elementos de hardware sencillos, comunes y de bajo costo, aunque el procesador tenga que invertir tiempo y esfuerzo para controlar este sistema, complicando así el programa y consumiendo más espacio en memoria RAM y ROM.

El sistema empleado es el principio de barrido. Este consiste en mandar información de cada sección por el mismo canal de acceso, sólo que un pulso para cada elemento específico y con su debida sincronización de habilitación; es decir, que activa uno por uno hasta que se complete el ciclo del mensaje, luego este se repite una y otra vez a una velocidad tal, que al observador le parezca que siempre está presente el mensaje y sea capaz de leerlo. El que lleva a cabo este trabajo es el procesador mediante un complejo programa y elementos de interface capaz de ejecutar dicha función.

Cada elemento de visualización es un display de LED (Diodo Emisor de Luz) el cual consta de tres tipos, matricial, numérico y alfanumérico. El numérico es un display de 7 segmentos de digitación mas uno de puntuación (utilizado para punto decimal) haciendo

8 elementos LED, siendo así el tamaño de una palabra del procesador 8085 asignándole un bit por cada segmento; por lo tanto para iluminar un dígito en un display numérico, necesitamos un byte por display. Un display numérico está arreglado de tal forma que presente los digitos del 0 al 9. Para implementar pantallas que presentan mensajes, se crearon los dislays alfanuméricos, el cual presentan siempre los 10 digitos numéricos (0 al 9) y además caracteres alfabeticos, tanto mayúsculas como minúsculas y algunos símbolos textuales. Este display está arreglado con 16 segmentos de LED; por lo tanto para iluminar cada display deberán emplearse 2 plabras del procesador (2 bytes) para un bit por segmento. La pantalla de ECG tendrá una sección de caracteres de 6 displays alfanuméricos, empleado para indicar mensajes de preguntas y estados del ECG, 3 displays numéricos, que presentarán principalmente el BPM del paciente, y 8 LED indIviduales, que indicaran estados de procesos específicos, selecciones de trabajo e indicadores de alerta.

Los de arreglo matricial son displays que forman una matriz de punto donde se iluminan adecuadamente para formar el caracter. Estos displays pueden formar números, letras, caracteres, y hasta algunos gráficos, por lo tanto son el medio de presentación ideál y de hecho es el empleado en sistemas sofisticados, incluyendo los monitores en pantallas de computadores, que una matriz de punto muy compleja y amplia. Hay otros medios de visualización, como la de dislplays de Cristal Líquido, efecto de Hall, de gas al vacío, etc., para cualquier arreglo de visualizador; pero no cumplen con los objetIvos del proyecto por su dificultad de adquisición y por ello son más costosos, por lo que en cualquier reparación, no se reemplazará con la pieza adecuada.

La primera etapa de la interface simplemente es la de buffers que aislan la potencia de consumo por los LED y la que puede entregar el bus de datos del procesador, de esta

forma sirve como amplificador de corriente suficiente para activar cada segmento. Esta función la hacen dos chips 74LS240, que son buffers inversores activados por un circuito decodificador que sincroniza el byte a iluminar por display. Cada display se conmuta por medio de un decoder de 3 a 8 74LS138, el cual actlva 8 pares de bytes, es decir 8 secciones de 16 bits, 6 son para iluminar los displays alfanuméricos, y 2 para los numéricos y LED haciendo pareja para formar los 16 segmentos que habilita cada pulso del decoder. El habilitador es un transistor PNP GA4065 porque la salida del decoder es lógica negativa, es decir que se actlvan con cero, y como los display son de ánodo común su emisor se manda a la alimentación de VCC y el colector al común de los displays.

La interface de visualización está tratada como puerto, para aislar la sección de memoria de la E/S, y como es un elemento de salida se utiliza la instrucción OUT para asignar que es un puerto al que se envía el byte. Cuando esto pasa, el pin IOWR se coloca en 0 y habilita G2B del decoder de selección, entonces se envía al bus de direcciones la localidad de 8 bits donde se utilizará el byte (8 bits). Para activar los 8 pares de bytes, se necesitan 16 localidades de direcciones, es decir 4 bits, dejando los otros cuatro para funciones extras. Las cuatro direcciones restantes se decodifican a cero, dejando a decodicación la localidad 0x (de la 00 a la 0F), esta señal de selección viene del primer canal del decodificador de direcciones de puerto siendo nombrada IOCS0. Así pues cuando se mande un dato con la instrucción OUT y los bits más significatívos son ceros, es porque se envían ordenes de iluminación a los displays. La línea A0 es la que indica a los buffers que parte de los segmentos del display se van a activar; si A0 es cero se ilumina la primera mitad de los displays alfanuméricos o el display numérico A, cuando A0 sea uno, se iluminarán el resto de los segmentos alfanuméricos o el display numérico B. Quedando las líneas de dirección A1a A3 para seleccionar los 8 pares de bytes que controla el decoder.

III.3.2 Interface de teclado

Las interfaces de un teclado también son dependientes de las opciones entre software y hardware que un sistema necesite o este posibilitado para usarse. Siempre pensando en la posibilidad de futuras sustituciones, la interface de teclado se hace por medio de un teclado matricial de 4x4 para tener 16 teclas y siempre ser controlado por el procesador a través de una rutina de decodificación especial por software. La etapa consta de dos chips principales, un buffer inversor para lectura y un latch para escritura. La idea es hacer un rastreo de filas y averiguar que columna la está activando. Para hacer que se rastreen las filas, se guardan en el latch 74LS175 ceros en los cuatro bits, si no hay tecla presionada, habrá uno en cada entrada del buffer 74LS240, y el micro leerá bit por bit hasta que encuentre el primer cero en la entrada del buffer. Cuando esto ocurre es porque el cero de alguna columna pasa a la fila en que se detectó, eso quiere decir que se presionó una tecla. Se almacena la fila que se detectó como un dato de una coordenada (x,y) del plano cartesiano solo que de filas y columnas. Para detectar la columna que generó el cero de la fila, se pone a uno todas las salidas Q del latch 74LS175, se pone cero en el primer bit y se lee el buffer, si la fila detecta el cero quiere decir que esa es la columna que lo generó. Si no lo detecta quiere decir que es cualquiera de las tres restantes y repite el mismo proceso hasta encontrar la columna que genera el cero en la fila. Ahora sí se tiene el dato de fila y columna para saber que tecla es la que se presiona y asignarle una función mediante el programa.

La dirección para leer o escribir en el teclado está asignada por IOCS1 que la dirección de puerto correspondiente a 1X (de 10 hasta 1F). IORD activa el pulso de lectura para el buffer y IOWR para grabar en el latch.



Figura 35. Amplificador diferencial double-ended

de la figura podemos observar, la diferencia entra las ganancias de modo común y la ganacia de modo diferencial de como estas dependen de factores diferentes, ya que la ganancia de la señal depende de la siguiente ecuación:

$$G_{SIG} = 1+2R_2/R_1 \quad (15)$$

Y una ganancia de modo común:

$$G_{CM} = 1 \quad (16)$$

Esto para la primera etapa del amplificador(double ended), las ecuaciones que rigen al amplificador diferencial de salida son las siguientes.

$$G_{SIG} = 1 \quad (17)$$

$$G_{CM} = 1/CMRR. \quad (18)$$

Debido a que la amplificación de la etapa de salida depende del CMRR del sistema, este se logra que sea muy alto solo cuando podemos tener, exactitud entre las resistencias R_1

III.4. Etapa de acomodación y conversión.

III.4.1 Amplificador diferencial.

El amplificador diferencial uilizado para la adquisición de la señal, es un amplificador diferencial double-ended, debido a que la señal de ECG proveniente del corazón se detecta mediante dos electrodos colocados en el cuerpo, por consiguiente la señal de ECG se obtiene de una diferencia de potencial entre dos puntos, ya sea brazo izquierdo o brazo derecho y las dos extremidades inferiores, pierna izquierda y derecha.

Hay que tener en cuenta que el cuerpo humano no es de potencial tierra, por lo que se precisa una tercera conexión como referencia, conectada generalmente a pierna derecha.

Debido a esto a los electrodos se les presentarán potenciales iguales en ambos, debido a esto el amplificador de entrada tiene que presentar una ganacia de modo comun muy baja, mientras que tendrá una ganancia diferencial muy alta, esta aseveración coincide con el parámetro de los amplificadores operacionales CMRR, definido de la siguiente manera:

CMRR= ganancia diferencial/ganancia de modo común

La configuración de un amplificador utilizado se muestra en la siguiente figura.



Figura 35. Amplificador diferencial double-ended

de la figura podemos observar, la diferencia entra las ganancias de modo común y la ganacia de modo diferencial de como estas dependen de factores diferentes, ya que la ganancia de la señal depende de la siguiente ecuación:

$$G_{SIG} = 1+2R_2/R_1 \quad (15)$$

Y una ganancia de modo común:

$$G_{CM} = 1 \quad (16)$$

Esto para la primera etapa del amplificador(double ended), las ecuaciones que rigen al amplificador diferencial de salida son las siguientes.

$$G_{SIG} = 1 \quad (17)$$

$$G_{CM} = 1/CMRR. \quad (18)$$

Debido a que la amplificación de la etapa de salida depende del CMRR del sistema, este se logra que sea muy alto solo cuando podemos tener, exactitud entre las resistencias R_1 y R_2, debido a que es bastante dificil lograr una perfecta igualdad entre las resistencias, se opto por el uso del amplificador de instrumentación AD620, el cual las resistencias que necesitan ser iguales, si lo son exactamente ya que estas han sido intragradas dentro del integrado por lo que se puede decir que sus caracteristicas intrinsecas son identicas debido a que estan hechas en el mismo sustrato, el amplificador de instrumentación se detalla en una sección anterior.

III.4.2.Convertidor Analogo-Digital.

Para la etapa de conversión analoga digital, se ha considerado la configuración que se muestra en la figura.



Figura 36. Convertidor análogo digital.

Como se ve en la figura, esta configuración se vale de un artificio, para lograr que el convertidor, pueda manejar voltajes de entrada positivos y negativos. A través de un divisor de tensión logramos que el convertidor nos de el número 00000000, en binario para -5volts de entrada, y darnos la salida de plena escala(11111111), para +5 volts de entrada,

gracias a esta configuración no necesitamos montar en DC la señal de proveniente del amplificador diferencial, ya que es capaz de manejar la señal variante sobre un eje vertical es decir voltajes positivos y negativos.

III.4.3.Convertidor Digital-Análogo.

El convertidor digital análogo será el encargado de reproducirnos la señal adquirida con fines de registro o archivo de esta, o cuando se tenga la necesidad de observar una señal guardada en memoria, esta señal reproducida tiene la ventaja de que por ser generada a través de datos binarios se puede manipular con una mayor facilidad, a continuación se muestra la aplicación tipica de este convertidor y que es la que nosotros usaremos para nuestro caso.



Figura 37. Convertidor digital análogo 0808.

III.5.Etapa de aislamiento y selector de derivaciones.

III.5.1.Etapa de protección de alto voltaje.

Esta etapa es muy importante, ya que protege al aparato, de un posible daño, que le pudiese ocurrir al realizarse una descarga de voltaje, como la de un desfibrilador por ejemplo ya que se debe considerar la posibilidad de que en un caso especial, se realize una descarga en un paciente, que este conectado en ese momento a el electrocardiografo, la siguiente figura muestra una el diagrama de realización de esta etapa.



Figura 38. Etapa de protección.

Esta etapa, consiste en el uso de diodos para mantener una diferencia de potencial de ±.7V máximo en las entradas de los amplificadores, por consiguiente la máxima diferencia de potencial permitida en los electrodos de pacientes, ademas se usan GDT(Gas discharge tube), tubos de descarga de gas, los cuales se encargan de eliminar cualquier transiente de alto voltaje que se pudiese dar en la entrada del electrocardiografo, como se menciono anteriormente, la descarga de un desfibrilador por ejemplo.

III.5.2.Etapa de aislamiento.

El aislamiento se puede realizar a traves de tres tecnicas capacitiva, inductiva y optoelectrica, en nuestro caso usaremos la ultima por las caracteristicas de los optoacopladores de aislamiento de voltaje 2.5KV, el circuito siguiente usa una configuración en la cual la señal transmitida, a traves del primer optoacoplador, es retroalimentada a un segundo optoacoplador, el cual a su vez es la otra señal de entrada de un amplificador, con esto logramos linaerizar la función de transferencia de el circuito, y logramos superar la caracteristica de los optoacolpladores de que no son lineales es la transferencia de señal.



Figura 15. Circuito de aislamiento.

III.5.3.Selector de derivaciones.

El selector de derivaciones se basa en la central terminal de Wilson en la siguiente figura se muestra la matriz diseñada para el selector de derivaciones.





CADA RELE SPST PARA ix



CADA RELE SPDT PARA D5B O D6B

	HEXA	HEXB	BIN A	BIN B
I	00	43	00000000	01000011
II	01	21	00000001	00100001
III	01	42	00000001	01000010
VR	00	1E	00000000	00011110
VL	00	1D	00000000	00011101
VF	01	1C	00000001	00011100
aVR	00	0E	00000000	00001110
aVL	00	15	00000000	00010101
aVF	01	18	00000001	00011000
V1	02	1C	00000010	00011100
V2	04	1C	00000100	00011100
V3	08	1C	00001000	00011100
V4	10	1C	00010000	00011100
V5	20	1C	00100000	00011100
V6	40	1C	01000000	00011100

Figura 39. Selector de derivaciones y matriz de control.

Este selector se basa en el principio del terminal de Wilson, el cual consiste en una red de resistencias para acomodar los biopotenciales para obtener las diferentes derivaciones, los reles de un polo, son de estado solido gracias a sus caracteristicas de bajo consumo de potencia. Los dos reles de doble polo, son reles comunes, los cuales usan voltajes de alimentación de 5 a 12 voltios.

El efecto de las resistencias, ocasionan caidas de potencial, estas se reflejan en las ecuaciones definidas en el primer capitulo.

IV.Funcionamiento del prototipo.

IV.I.Etapa de Entrada.

Luego de describir el funcionamiento de las diferentes etapas del electrocardiógrafo, enunciaremos el funcionamiento del conjunto de etapas, y la interacción entre ellas. Comenzaremos de la etapa de entrada hasta la etapa de escritura del trazo de ECG, es decir la etapa de estilete.

El biopotencial es recogido por los electrodos de la superficie de la piel, gracias a efectos bioquimicos, estos se transforman en una pequeña señal bioelectrica, esta señal bioelectrica encuentra en su camino al circuito de protección, este se encarga de mantener un nivel de tensión de corriente continua constante a al entrada, con la finalidad de que no pueda existir por ninguna razón un potencial peligroso que pudiese causar corrientes de fuga en la entrada de los electrodos, así como se encarga de evitar que cualquier descarga de alto voltaje un desfibrilador por ejemplo, pudiese causar daño al equipo esta etapa se encarga de la protección del paciente en primera instancia así como protección al equipo. Luego pasa a el selector de derivaciones, el cual se encarga de realizar las conexiones necesarias entre los electrodos para crear la configuración correcta de potenciales para producir la derivación deseada.

IV.2. Circuito del Amplificador Diferencial.

Básicamente lo componen las etapas del amplificador diferencial del AD620, un amplificador no inversor con un pasabanda de 1er orden de .13Hz a 125Hz y el amplificador aislador que consta de un operacional y dos optoacopladores. El amplificador diferencial es un amplificador **double ended** mas un **single ended** integrado en un mismo chip DIP de 8 pines, al que sólo se le agrega la resistencia Ri para el ajuste de ganancia y CMRR; los valores son de ganancia 11 y CMRR de 90dB, y sus entradas con una impedancia de entrada de 12.5MΩ. Para en acople del diferencial y el amplificador se hace

por acople capacitivo, cumpliendo así dos funciones; una de eliminar un nivel offset obtenido del diferencial y otro de cumplir como filtro pasa altos. La frecuencia es de .13Hz y los elementos deben de ser seleccionados de tal forma que no degeneren o modifiquen la señal del ECG, es decir una capacitancia lo más baja posible a la mayor resistencia. Luego de la red RC pasa altos sigue un amplificador no inversor pasa bajos. Su ganancia es de 11 y en paralelo a la resistencia de retroalimentación RF se coloca un capacitor de tal forma que a frecuencias altas la ganancia diminuye ya que la expresión de ganancia es de Rf/Ri mas uno, a mayor frecuencia el resultante de Rf se hace más pequeño debido a que la impedancia del capacitor va disminuyendo y el factor Rf/Ri también. El valor de la frecuencia de corte está calculado a 125Hz. Por último queda el amplificador etapa de aislamiento, la cual deja la alimentación de la etapa del paciente con la alimentación de la línea aislada. Esta etapa lo conforman dos optoacopladores y un operacional. El objetivo es que el amplificador ilumine a los dos LEDs de los optoacopladores con la forma de onda de la señal, luego tomar uno de uno de los emisores y retroalimentarlo a la entrada negativa, y así, el emisor del optoacoplador restante será la señal de salida aislada. La razón de utilizar este arreglo de optoacoladores es de que poseen alto voltaje de aislamiento y son de alta fidelidad. Se utilizan dos optoacopladores porque los LEDs y los fototransistores de los optoacopladores tienen una forma de onda no lineal, de tal forma que retroalimentandolos con el operacional se corrige dicho error.

IV.3.Servoamplificador, Manejador de Estilete.

El movimiento del estiléte lo hace una bobina de deflección positiva y negativa denominado Galvanómetro de posición central. El Galvanómetro es una bobina que genera movimiento al paso de una corriente eléctrica a traves ella, esta crea un momento o torque bipolar que es capas de moverse en forma circular, donde el angulo de deflección es

proporcional al momento dipolar y éste a la corriente que lo genera. El Galvanómetro es el elemento principal en los instrumentos de medición análogos, ya que es el encargado de marcar la medición; al igual que en ECG es el que registra la señal impresa en el papel. Es de posición central porque su deflección deberá ser del centro hacia los lados, es decir que su posición original o de reoposo (corriente o voltaje cero) es el del centro. A diferencia de un aparato de instrumentación, la aguja o estiléte del ECG es mucho más pesada, rigida está expuesta a cualquier movimiento brusco ya sea de la señal o de alguna agente externo (golpes, etc.), por lo que es de mayor potencia de exitación, dando como resusltado mayor corriente y baja resistencia (2A y 12Ω) y no de baja corriente y alta resistencia (50μ A y 1.2KΩ) de los Galvanómetros de instrumentos análogos.

Para manejar este Galvanómetro se utilizan elementos de potencia, además de tener alta fidelidad. El circuito que cubre este amplificador es el llamado **Servoamplificador** que no es más que una etapa complementaria de transistores de potencia manejados por un operacional y retroalimentados con la salida. Son complementarios ya que en el ciclo posistivo opera en transistor NPN y en ciclo positivo el amplificador PNP y excitados por el operacional y regulados a un offset de cero para que esté al centro. Estan retroalimentados desde la salida para que cualquier exigencia de corriente o voltaje que se presente a la salida sea suplida por el operacional y así permanezca la señal fiel a la entrada, por eso es un servo, ya que controla un nivel de la salida a un patron de entrada. La entrada del servoamplificador biene directamente de la salida del amplificador diferencial, y comienza a trabajar desde que se elija la derivación. Como es un amplificador operacional el que lo controla, es de alta fidelidad, de tal forma que presentará a la señal en la misma forma que el amplificador diferencial.

IV.4. CIRCUITO DE CONTROL Y TECLADO

Como una forma económica de hacerlo, la etapa de control digital es una buena opción. Simplemente consiste en generar un código BCD desde un teclado, engancharla o almacenarla para luego enviarla a un decodificador que activará a los relés necesarios para generar el selector de derivación. La parte del teclado no matricial de 9 teclas con activación común, cada tecla pasa al decodificador decimal a BCD 74LS147, este genera el código en forma negada, por eso se utiza el latch 74LS175 que son 4 flip-flops tipo D con salidas negadas, de esta forma los cuatro bits BCD pasan a un decodificador diseñado para manejar 8 reles con las nueve combinaciones BCD provenientes de 9 derivacones que representa cada tecla del 1 al 9. Este decodificador es para el caso una memoria EPROM 2716 en donde se utilizan los primeros cuatro bits para generar las combinaciones de los reles. Como las teclas no generan rebote, la forma de obtener el pulso de reloj del latch es poniendo un diodo en cada entrada y uniendolos a la salida simulando una compuerta AND. Como el estado normal de cada entrada de decodificador decimal-BCD es uno o 5 voltios (porque son entradas negadas) cada tecla deberá activar un cero, es decir, que deben conmutar a tierrra, entonces se coloca el cátodo del diodo a cada entrada de 74LS147 y una resistenciaa de 1KΩ a VCC para generar el uno lógico; luego los nueve ánodos se conectan en un mismo punto junto con una resistencia de 1KΩ para definir un estado de uno lógico cunado no haya ninguna tecla presionada, y al instante que se presiona una tecla se genera un cero en la entrada del 74LS147 activando una combinación BCD negada a la salida y en ese instante que la combinación está presente en los latch se genera un cero en el cátodo del diodo en que se presiona la tecla polarizando así ese diodo y genera entre ánodo y cátodo su voltaje de polarización de .7 que equivale a cero lógico, este se pasa a una inversora 74LS06 y la salida negada pasa al clock del latch 74LS175 ya que es de transición positiva, así se almacena el dato BCD y de sus salidas negadas pasan a la memoria y luego las salidas de la memoria pasan a

8 compuertas inversoras 74LS06 que son de colector abierto para activar a los reles que generan el selector de derivación, donde el selector de derivación pasa el arreglo de polaridad proveniente de los electródos que van al amplificador diferencial.

IV.5.Fuente de Alimentación.

Son dos etapas las que deben estar separadamente alimentadas, una es la del amplificador diferencial y otra el resto de los circuitos. El diferencial es alimentado por dos baterías de nueve voltios recargables para asegurar que no exista ruido de línea y riesgo al paciente y generar una fuente bipolar. Estas pilas son recargadas automáticamente cuando está en STANDBY por medio de una conmutación de reles, activandose a la hora de uso y aislandose por completo del resto de los circuitos. La fuente de alimentación del resto de las etapas estan generadas por una rectficación y filtraje de una señál AC que proviene de un transformador aislado, y como todos los circuito son de bajo consumo de potencia es suficiente los reguladores de 5 voltios 7805, 12 voltios 7812 positivo y 12 voltios 7912 negativos ambos en forma bipolar para la alimentación análoga.

Cuando se enciende el equipo con el interruptor principal, las baterías comienzan a cargarse pero ningún circuito es alimentado por lo que no trabaja, luegos cuando se activa, las baterías son conmutadas para el amplificador diferencial y el resto de los circuitos son alimentados. El elemento que consume mayor potencia es el estiléte, ya que posee una resistencia de 8.5Ω pero es poca corriente la necesaria para que marque en papel térmico, siendo una potencia de 3.75W de consumo como máximo. El Galvanómetro también consume bastante potencia, relativamente hablando, ya que el pico máximo es de 5 voltios y la resistencia de 12Ω pero su consumo normal es de 2.255W; sumando esto 2.05W del resto de los circuitos se reitera un bajo consumo que alcanzan a proveer los reguladores mencionados.

Conclusiones.

El prototipo anterior, se ha implementado, partiendo de la necesidad de una clínica, con este proyecto se busca incitar a la realización de proyectos de función social, que si bien probablemente, no se tenga una rentabilidad excesiva al implementarlo, pero se demostro que aun con las limitaciones tecnologicas se pueden implemetar dispositivos, los cuales funcionan perfectamente, y con tecnologia que se encuentra en el mercado.

Debido al uso que el equipo tendía en la clinica, se realizo la etapa de control mas sencilla, es decir la etapa TTL, ya que es la de mas bajo costo, el costo puede reducirse aun más, al usar multiplexores analogos, pero debido a que nos fueron donados los reles de estado solido se opto por realizar la etapa con estos.

GLOSARIO TECNICO

Aurículo ventricular: situado entre una aurícula y un ventrículodel corazón

Aurícula: cavidad o conducto anatómico; especialmente una cámara esencial del corazón donde regresa la sangre procedente de la circulación

Aorta: vasoarterial mayorque lleva la sangre desde el corazón para distribuirla por todo el organismo mediante ramificaciones arteriales.

Biopotenciales : fenómenos eléctricos que aparecen en los tejidos vivos.

Bloqueo cardíaco : retrazo o interferencia en el mecanismo de conducción debido al cual los impulsos no se propagan por todo el miocardio o una parte importante de él.

Bradicardia: ritmo cardíaco lento.

Depolarizar : hacer que se alcance una no polarización parcial o total.

Diástole: expanción recurrente rítmica , especialmente la dilatación de las cavidadesdel corazón cuando están llenas de sangre.

ECG :abreviatura de electrocardiograma

EKG :abreviatura de electrocardiógrafo

Electrocardiograma: Registro de la actividad electrica del corazón.

Electrocardiógrafo: instrumento utilizado para medir la actividad eléctrica del corazón

Electodo : dispocitivo utilizado para formar interfase en la medida de potenciales y corrientes iónicas

Electrólito : conductor eléctrico no metálico en el que se transporta la corriente mediante el movimiento de iónes.

Epicardio : pared más interna delcorazón.

Eq/lt. : equivalente por litro.

Fibrilación : contración espontánea de fibras musculares individuales: en particulear actividad asíncrona del corazón.

Fibrilación ventricular : actividad asíncrona convulsiva de los ventrículos del corazón.

Gasto cardíaco : producto del ritmo cardíaco y el volumen de embolada.

Half cell : potencial de media celula.

Has de His :pequeño haz de fibras musculares cardíacas que transmiten las ondas de depolarización desde las aurículas a los ventrículos durante la contracción cardíaca.

Ion : átomo o grupo de átomos que lleva una carga eléctrica positiva o negativa como resultado de haber perdido o ganado uno o más electrones.

Miocardio : paredes de la cámara del corazón que contiene la musculatura que actúa durante el bombeo de la sangre .

Paro cardíaco : detención del latido cardíaco del corazón.

Pericardio : capa fibroza de tejido conectivo que proteje al corazón.

PRA : abrebiatura de período refractario absoluto.

PRM : abrebiatura de potencial de membrana de reposo.

PRR : abrebiatura de período refractario relativo.

PU : abrebiatura de período de umbral

```
PROGRAMA DE CONTROL DE RELEVADOR
VARIABLES
      W:PALABRA DE CONTROL
      A:VARIABLE DE ENTRADA DE PUERTO A
      B:DATOS DE SALIDA DE PUERTO B, CONTROL DE LOS RELÉS.
      C:DATOS DE SALIDA DE PUERTO C, CONTROL DEL MULTIPLEXOR DEL A/D
        3EB hex dirección de la palabra de control
        3E8 hex dirección de el puerto A.
        3E9 hex dirección de el puerto B.
        3EA hex dirección de el puerto C.
CONFIGURANDO PUERTOS
FOR Z = 1 TO 5
OUT &H3EB, &H80
NEXT Z

SCREEN 12
COLOR 11

CS = &H3EA
CS$ = "INICIO"
CLS

OCATE 1, 20: PRINT "Control de selector por computadora"
OCATE 3, 7: PRINT "SELECCIONE LA DERIVACION"
OCATE 5, 9: PRINT "1: I"
OCATE 6, 9: PRINT "2: II"
OCATE 7, 9: PRINT "3: III"
OCATE 8, 9: PRINT "4: VR"
OCATE 9, 9: PRINT "5: VL"
OCATE 10, 9: PRINT "6: VF"
OCATE 11, 9: PRINT "7: aVR"
OCATE 12, 9: PRINT "8: aVL"
OCATE 13, 9: PRINT "9: aVF"
0 LOCATE 15, 20: PRINT "DERIVACION ACTIVA: "; CS$
OCATE 28, 1: PRINT "ESC=SALIR"

$ = INKEY$
WHILE A$ = ""
    A$ = INKEY$
WEND

F A$ = CHR$(27) THEN END

 SELECT CASE A$

    CASE "1"
      DAT = &H86
```

```
ASE "2"
 DAT = &H85
 CS$ = "II    "

ASE "3"
 DAT = &H43
 CS$ = "III   "

ASE "4"
 DAT = &HBC
 CS$ = "VR    "

ASE "5"
 DAT = &H3A
 CS$ = "VL    "

ASE "6"
 DAT = &H39
 CS$ = "VF    "

ASE "7"
 DAT = &H14
 CS$ = "aVR   "

ASE "8"
 DAT = &H2A
 CS$ = "aVL   "

ASE "9"
 DAT = &H31
 CS$ = "aVF   "

D SELECT
 = 1 TO 10
UT CS, DAT
A

 10
```

" I$ = $SO





CADA RELE SPST PARA ix



CADA RELE SPDT PARA D5B O D6B

	HEXA	HEXB	BIN A	BIN B
I	00	43	00000000	01000110
II	01	21	00000001	00100001
III	01	42	00000001	01000010
VR	00	1E	00000000	00011110
VL	00	1D	00000000	00011101
VF	01	1C	00000001	00011100
aVR	00	0E	00000000	00001110
aVL	00	15	00000000	00010101
aVF	01	18	00000001	00011000
V1	02	1C	00000010	00011100
V2	04	1C	00000100	00011100
V3	08	1C	00001000	00011100
V4	10	1C	00010000	00011100
V5	20	1C	00100000	00011100
V6	40	1C	01000000	00011100

Size	Document Number	REV
A	SELECTOR DE DERIVACION	
Date: February 2, 1997	Sheet 3 of 5	



Amplificador de Instrumentacion		
Size A	Document Number	
Date: February 7, 1997	Sheet	of


VCC
8085
RST-IN
X1
10MHZ
X2
SID
TRAP
RST 5.5
RST 6.5
RST 7.5
INTR
INTA
HOLD
READY
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A8
A9
A10
A11
A12
A13
A14
A15
ALE
RD
IO/M
RSTOUT
CLKO
SOD
HLDA
74LS373
74LS138
MEMRD
MEMWR
IORD
IOWR
IOCSn
MEMCSn
6116
2716
74LS245
74LS540
Size
Document Number
REV
Date:
Sheet
of


PARTE A
PARTE B
D0
D1
D2
D3
D4
D5
D6
D7
VCC
74LS240
74LS240
74LS32
74LS04
74LS32
74LS138
74LS32
74LS240
74LS32
74LS175
IOWR
AD
IOCS0
IOCS1
IORD
FILAS
COLUMNS
BUS DE DATOS (D0-D7)
BUS DE DIRECCIONES Y CONTROL (A0-A3, IOWR, IORD)
BUS DE DATOS (D0-D3)
Size
A
Document Number
INTERFACE DE TECLADO Y DISPLAYS
Date:
June 17, 1996
Sheet
of


PARTE A
PARTE B
D0
D1
D2
D3
D4
D5
D6
D7
HABILITADORES
P2
P1
A
B
H
I
J
K
C
P
L
G
N
M
O
F
E
PD
a
f
b
g
e
c
d
COLUMNAS (X)
FILAS (Y)
VCC
X
Y
Size
A
Document Number
Date:
May 29, 1996
Sheet

Absolute Maximum Ratings (Notes 1 and 2)

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage	
Logic Control Inputs	−0.3V to +18V
At Other Input and Outputs	−0.3V to (V_{CC} + 0.3V)
Storage Temperature Range	−65°C to +150°C
Package Dissipation at T_A = 25°C	875 mW
Lead Temperature (Soldering, 10 seconds)	300°C

Operating Ratings (Notes 1 and 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0801/02LD	−55°C ≤ T_A ≤ +125°C
ADC0801/02/03/04LCD	−40°C ≤ T_A ≤ +85°C
ADC0801/02/03/05LCN	−40°C ≤ T_A ≤ +85°C
ADC0804LCN	0°C ≤ T_A ≤ +70°C
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC}, $T_{MIN} \leq T_A \leq T_{MAX}$ and f_{CLK} = 640 kHz unless otherwise specified.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
ADC0801:					
Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			±1/4	LSB
ADC0802:					
Total Unadjusted Error (Note 8)	$V_{REF}/2$ = 2.500 V_{DC}			±1/2	LSB
ADC0803:					
Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			±1/2	LSB
ADC0804:					
Total Unadjusted Error (Note 8)	$V_{REF}/2$ = 2.500 V_{DC}			±1	LSB
ADC0805:					
Total Unadjusted Error (Note 8)	$V_{REF}/2$—No Connection			±1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05	2.5	8.0		kΩ
	ADC0804 (Note 9)	1.0	1.3		kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(−)	Gnd−0.05		V_{CC}+0.05	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		±1/16	±1/8	LSB
Power Supply Sensitivity	V_{CC} = 5 V_{DC} ±10% Over Allowed V_{IN}(+) and V_{IN}(−) Voltage Range (Note 4)		±1/16	±1/8	LSB

AC Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC} and T_A = 25°C unless otherwise specified.

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
	Conversion Time	f_{CLK} = 640 kHz (Note 6)	103		114	μs
	Conversion Time	(Note 5, 6)	66		73	$1/f_{CLK}$
f_{CLK}	Clock Frequency	V_{CC} = 5V, (Note 5)	100	640	1460	kHz
	Clock Duty Cycle	(Note 5)	40		60	%
CR	Conversion Rate In Free-Running Mode	$\overline{INTR}$ tied to $\overline{WR}$ with $\overline{CS}$ = 0 V_{DC}, f_{CLK} = 640 kHz			8770	conv/s
$t_{W(\overline{WR})L}$	Width of $\overline{WR}$ Input (Start Pulse Width)	$\overline{CS}$ = 0 V_{DC} (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of $\overline{RD}$ to Output Data Valid)	C_L = 100 pF		135	200	ns
t_{1H}, t_{0H}	TRI-STATE Control (Delay from Rising Edge of $\overline{RD}$ to Hi-Z State)	C_L = 10 pF, R_L = 10k (See TRI-STATE Test Circuits)		125	200	ns
t_{WI}, t_{RI}	Delay from Falling Edge of $\overline{WR}$ or $\overline{RD}$ to Reset of $\overline{INTR}$			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF

National Semiconductor

ADC0801, ADC0802, ADC0803, ADC0804, ADC0805 8-Bit μP Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters which use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus, and TRI-STATE® output latches directly drive the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

A new differential analog voltage input allows increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

Features

- Compatible with 8080 μP derivatives—no interfacing logic needed — access time — 135 ns
- Easy interface to all microprocessors, or operates "stand alone"
- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and $T2_L$ voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference

Key Specifications

- Resolution 8 bits
- Total error ±1/4 LSB, ±1/2 LSB and ±1 LSB
- Conversion time 100 μs

Typical Applications



8080 Interface



ERROR SPECIFICATION (INCLUDES FULL-SCALE, ZERO ERROR, AND NON-LINEARITY)			
PART NUMBER	FULL-SCALE ADJUSTED	$V_{REF}/2$ = 2.500 V_{DC} (NO ADJUSTMENTS)	$V_{REF}/2$ = NO CONNECTION (NO ADJUSTMENTS)
ADC0801	±1/4 LSB	±1/2 LSB	±1 LSB
ADC0802	±1/2 LSB		
ADC0803			
ADC0804	±1 LSB		
ADC0805			

TRI-STATE® is a registered trademark of National Semiconductor Corp.

Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC} and $T_{MIN} \leq T_A \leq T_{MAX}$, unless otherwise specified.

PARAMETER		CONDITIONS	MIN	TYP	MAX	UNITS
CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]						
V_{IN} (1)	Logical "1" Input Voltage (Except Pin 4 CLK IN)	V_{CC} = 5.25 V_{DC}	2.0		15	V_{DC}
V_{IN} (0)	Logical "0" Input Voltage (Except Pin 4 CLK IN)	V_{CC} = 4.75 V_{DC}			0.8	V_{DC}
I_{IN} (1)	Logical "1" Input Current (All Inputs)	V_{IN} = 5 V_{DC}		0.005	1	μA_{DC}
I_{IN} (0)	Logical "0" Input Current (All Inputs)	V_{IN} = 0 V_{DC}	−1	−0.005		μA_{DC}
CLOCK IN AND CLOCK R						
V_{T+}	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	V_{DC}
V_{T-}	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	V_{DC}
V_H	CLK IN (Pin 4) Hysteresis $(V_{T+}) - (V_{T-})$		0.6	1.3	2.0	V_{DC}
V_{OUT} (0)	Logical "0" CLK R Output Voltage	I_O = 360 μA V_{CC} = 4.75 V_{DC}			0.4	V_{DC}
V_{OUT} (1)	Logical "1" CLK R Output Voltage	I_O = −360 μA V_{CC} = 4.75 V_{DC}	2.4			V_{DC}
DATA OUTPUTS AND $\overline{INTR}$						
V_{OUT}(0)	Logical "0" Output Voltage Data Outputs $\overline{INTR}$ Output	 I_{OUT} = 1.6 mA, V_{CC} = 4.75 V_{DC} I_{OUT} = 1.0 mA, V_{CC} = 4.75 V_{DC}			 0.4 0.4	 V_{DC} V_{DC}
V_{OUT} (1)	Logical "1" Output Voltage	I_O = −360 μA, V_{CC} = 4.75 V_{DC}	2.4			V_{DC}
V_{OUT} (1)	Logical "1" Output Voltage	I_O = −10 μA, V_{CC} = 4.75 V_{DC}	4.5			V_{DC}
I_{OUT}	TRI-STATE Disabled Output Leakage (All Data Buffers)	V_{OUT} = 0 V_{DC} V_{OUT} = 5 V_{DC}	−3		 3	μA_{DC} μA_{DC}
I_{SOURCE}		V_{OUT} Short to Gnd, T_A = 25°C	4.5	6		mA_{DC}
I_{SINK}		V_{OUT} Short to V_{CC}, T_A = 25°C	9.0	16		mA_{DC}
POWER SUPPLY						
I_{CC}	Supply Current (Includes Ladder Current)	f_{CLK} = 640 kHz, $V_{REF}/2$ = NC, T_A = 25°C and $\overline{CS}$ = "1"				
		ADC0801/02/03/05		1.1	1.8	mA
		ADC0804 (Note 9)		1.9	2.5	mA

Note 1: Absolute maximum ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from V_{CC} to Gnd and has a typical breakdown voltage of 7 V_{DC}.

Note 4: For $V_{IN}(-) \geq V_{IN}(+)$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4.950 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at f_{CLK} = 640 kHz. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see *Figure 2* and section 2.0.

Note 7: The $\overline{CS}$ input is assumed to bracket the $\overline{WR}$ strobe input and therefore timing is dependent on the $\overline{WR}$ pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the $\overline{WR}$ pulse (see timing diagrams).

Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and *Figure 5*.

Note 9: For ADC0804LCD typical value of $V_{REF}/2$ input resistance is 8 kΩ and of I_{CC} is 1.1 mA.

Typical Performance Characteristics

Logic Input Threshold Voltage vs. Supply Voltage



Delay From Falling Edge of $\overline{RD}$ to Output Data Valid vs. Load Capacitance



CLK IN Schmitt Trip Levels vs. Supply Voltage



fCLK vs. Clock Capacitor



Full-Scale Error vs Conversion Time



Effect of Unadjusted Offset Error vs. $V_{REF}/2$ Voltage



Output Current vs Temperature



Power Supply Current vs Temperature (Note 9)



Linearity Error at Low $V_{REF}/2$ Voltages



Typical Applications (Continued)

μP Compatible Differential-Input Comparator with Pre-Set V_{OS} (with or without Hysteresis)



*See *Figure 5* to select R value
DB7 = "1" for $V_{IN}(+) > V_{IN}(-) + (V_{REF}/2)$
Omit circuitry within the dotted area if hysteresis is not needed

Handling ±10V Analog Inputs



Low-Cost, μP Interfaced, Temperature-to-Digital Converter



*Beckman Instruments #694-3-R10K resistor array

μP Interfaced Temperature-to-Digital Converter



*Circuit values shown are for $0°C \leq T_A \leq +128°C$
**Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.

Applications (Continued)

Handling ±5V Analog Inputs



eckman Instruments #694-3-R10K resistor array

Read-Only Interface



µP Interfaced Comparator with Hysteresis



Protecting the Input



Diodes are 1N914

Analog Self-Test for a System



A Low-Cost, 3-Decade Logarithmic Converter



*LM389 transistors

A, B, C, D = LM324A quad op amp

National Semiconductor

DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with ±5V supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ±1 LSB of 255 I_{REF}/256. Relative accuracies of better than ±0.19% assure 8-bit monotonicity and linearity while zero level output current of less than 4 μA provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: ±0.19% error maximum (DAC0808)
- Full scale current match: ±1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/μs
- Power supply voltage range: ±4.5V to ±18V
- Low power consumption: 33 mW @ ±5V

Block and Connection Diagrams



Dual-In-Line Package



Typical Application



FIGURE 1. +10V Output Digital to Analog Converter

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS*					
		D PACKAGE (D16C)		J PACKAGE (J16A)		N PACKAGE (N16A)	
8-bit	$-55°C \leq T_A \leq +125°C$	DAC0808LD	MC1508L8				
8-bit	$0°C \leq T_A \leq +75°C$			DAC0808LCJ	MC1408L8	DAC0808LCN	MC1408P8
7-bit	$0°C \leq T_A \leq +75°C$			DAC0807LCJ	MC1408L7	DAC0807LCN	MC1408P7
6-bit	$0°C \leq T_A \leq +75°C$			DAC0806LCJ	MC1408L6	DAC0806LCN	MC1408P6

*Note. Devices may be ordered by using either order number.

ɔsolute Maximum Ratings

ver Supply Voltage	
V_{CC}	+18 V_{DC}
V_{EE}	−18 V_{DC}
ital Input Voltage, V5–V12	−10 V_{DC} to +18 V_{DC}
olied Output Voltage, V_O	−11 V_{DC} to +18 V_{DC}
erence Current, I_{14}	5 mA
erence Amplifier Inputs, V14, V15	V_{CC}, V_{EE}
Power Dissipation (Package Limitation)	1000 mW
Derate above T_A = 25°C	6.7 mW/°C
Operating Temperature Range	
DAC0808L	−55°C ≤ T_A ≤ +125°C
DAC0808LC Series	0 ≤ T_A ≤ +75°C
Storage Temperature Range	−65°C to +150°C

ectrical Characteristics

CC = 5V, V_{EE} = −15 V_{DC}, $V_{REF}/R14$ = 2 mA, DAC0808: T_A = −55°C to +125°C, DAC0808C, DAC0807C, AC0806C, T_A = 0°C to +75°C, and all digital inputs at high logic level unless otherwise noted.)

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
	Relative Accuracy (Error Relative to Full Scale I_O)	*(Figure 4)*				%
	DAC0808L (LM1508-8), DAC0808LC (LM1408-8)				±0.19	%
	DAC0807LC (LM1408-7), (Note 1)				±0.39	%
	DAC0806LC (LM1408-6), (Note 1)				±0.78	%
	Settling Time to Within 1/2 LS8 (Includes t_{PLH})	T_A = 25°C (Note 2), *(Figure 5)*		150		ns
H. L	Propagation Delay Time	T_A = 25°C, *(Figure 5)*		30	100	ns
O	Output Full Scale Current Drift			±20		ppm/°C
B	Digital Input Logic Levels	*(Figure 3)*				
	High Level, Logic "1"		2			V_{DC}
	Low Level, Logic "0"				0.8	V_{DC}
B	Digital Input Current	*(Figure 3)*				
	High Level	V_{IH} = 5V		0	0.040	mA
	Low Level	V_{IL} = 0.8V		−0.003	−0.8	mA
	Reference Input Bias Current	*(Figure 3)*		−1	−3	μA
	Output Current Range	*(Figure 3)*				
		V_{EE} = −5V	0	2.0	2.1	mA
		V_{EE} = −15V, T_A = 25°C	0	2.0	4.2	mA
	Output Current	V_{REF} = 2.000V, R14 = 1000Ω, *(Figure 3)*	1.9	1.99	2.1	mA
	Output Current, All Bits Low	*(Figure 3)*		0	4	μA
	Output Voltage Compliance Pin 1 Grounded, V_{EE} Below −10V	E_r ≤ 0.19%, T_A = 25°C			−0.55, +0.4	V_{DC}
					−5.0, +0.4	V_{DC}
IREF	Reference Current Slew Rate	*(Figure 6)*	4	8		mA/μs
	Output Current Power Supply Sensitivity	−5V ≤ V_{EE} ≤ −16.5V		0.05	2.7	μA/V
	Power Supply Current (All Bits Low)	*(Figure 3)*				
C				2.3	22	mA
E				−4.3	−13	mA
	Power Supply Voltage Range	T_A = 25°C, *(Figure 3)*				
CC			4.5	5.0	5.5	V_{DC}
EE			−4.5	−15	−16.5	V_{DC}
	Power Dissipation					
	All Bits Low	V_{CC} = 5V, V_{EE} = −5V		33	170	mW
		V_{CC} = 5V, V_{EE} = −15V		106	305	mW
	All Bits High	V_{CC} = 15V, V_{EE} = −5V		90		mW
		V_{CC} = 15V, V_{EE} = −15V		160		mW

ote 1: All current switches are tested to guarantee at least 50% of rated current.
ote 2: All bits switched.
ote 3: Range control is not required.

ANALOG DEVICES

Low Cost, Low Power Instrumentation Amplifier

AD620

ATURES
SY TO USE
in Set with One External Resistor
(Gain Range 1 to 1000)
de Power Supply Range (±2.3 V to ±18 V)
gher Performance than Three Op Amp IA Designs
ailable in 8-Pin DIP and SOIC Packaging
w Power, 1.3 mA max Supply Current

CELLENT DC PERFORMANCE ("A GRADE")
5 μV max, Input Offset Voltage (50 μV max
B" Grade)
V/°C max, Input Offset Drift
nA max, Input Bias Current
dB min Common-Mode Rejection Ratio (G = 10)

W NOISE
V/√Hz, @ 1 kHz, Input Voltage Noise
3 μV p-p Noise (0.1 Hz to 10 Hz)

CELLENT AC SPECIFICATIONS
kHz Bandwidth (G = 100)
μs Settling Time to 0.01%

PLICATIONS
igh Scales
G and Medical Instrumentation
nsducer Interface
a Acquisition Systems
ustrial Process Controls
tery Powered and Portable Equipment

UCT DESCRIPTION
D620 is a low cost, high accuracy instrumentation ampli-
ch requires only one external resistor to set gains of 1 to
urthermore, the AD620 features 8-pin SOIC and DIP
ng that is smaller than discrete designs, and offers lower

CONNECTION DIAGRAM

8-Pin Plastic Mini-DIP (N), Cerdip (Q)
and SOIC (R) Packages



power (only 1.3 mA max supply current), making it a good fit for battery powered, portable (or remote) applications.

The AD620, with its high accuracy of 40 ppm maximum nonlinearity, low offset voltage of 50 μV max and offset drift of 0.6 μV/°C max, is ideal for use in precision data acquisition systems, such as weigh scales and transducer interfaces. Furthermore, the low noise, low input bias current, and low power of the AD620 make it well suited for medical applications such as ECG and noninvasive blood pressure monitors.

The low input bias current of 1.0 nA max is made possible with the use of Superβeta processing in the input stage. The AD620 works well as a preamplifier due to its low input voltage noise of 9 nV/√Hz at 1 kHz, 0.28 μV p-p in the 0.1 Hz to 10 Hz band, 0.1 pA/√Hz input current noise. Also, the AD620 is well suited for multiplexed applications with its settling time of 15 μs to 0.01% and its cost is low enough to enable designs with one in amp per channel.



Three Op Amp IA Designs vs. AD620



Total Voltage Noise vs. Source Resistance

in furnished by Analog Devices is believed to be accurate and
owever, no responsibility is assumed by Analog Devices for its
r any infringements of patents or other rights of third parties
result from its use. No license is granted by implication or
under any patent or patent rights of Analog Devices.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 617/329-4700 Fax: 617/326-8703

620—SPECIFICATIONS (typical @ +25°C, V_S = ±15 V, and R_L = 2 kΩ unless otherwise noted)

	Conditions	AD620A Min	AD620A Typ	AD620A Max	AD620B Min	AD620B Typ	AD620B Max	AD620S[4] Min	AD620S[4] Typ	AD620S[4] Max	Units
	G = 1 + (49.4 k/R_G)										
Range		1		10,000	1		10,000	1		10,000	
Error[1]	V_{OUT} = ±10 V										
= 1			0.03	0.10		0.01	0.02		0.03	0.10	%
= 10			0.15	0.30		0.10	0.15		0.15	0.30	%
= 100			0.15	0.30		0.10	0.15		0.15	0.30	%
= 1000			0.40	0.70		0.35	0.50		0.40	0.70	%
nearity,	V_{OUT} = −10 V to +10 V,										
= 1–1000	R_L = 10 kΩ		10	40		10	40		10	40	ppm
= 1–100	R_L = 2 kΩ		10	95		10	95		10	95	ppm
vs. Temperature	Gain <1000[1]			−50			−50			−50	ppm/°C
AGE OFFSET	(Total RTI Error = V_{OSI} + V_{OSO}/G)										
Offset, V_{OSI}	V_S = ±5 V to ±15 V		30	125		15	50		30	125	μV
r Temperature	V_S = ±5 V to ±15 V			185			85			225	μV
erage TC	V_S = ±5 V to ±15 V		0.3	1.0		0.1	0.6		0.3	1.0	μV/°C
ut Offset, V_{OSO}	V_S = ±15 V		400	1000		200	500		400	1000	μV
	V_S = ±5 V			1500			750			1500	μV
r Temperature	V_S = ±5 V to ±15 V			2000			1000			2000	μV
erage TC	V_S = ±5 V to ±15 V		5.0	15		2.5	7.0		5.0	15	μV/°C
Referred to the ut vs.											
pply (PSR)	V_S = ±2.3 V to ±18 V										
= 1		80	100		80	100		80	100		dB
= 10		95	120		100	120		95	120		dB
= 100		110	140		120	140		110	140		dB
= 1000		110	140		120	140		110	140		dB
CURRENT											
Bias Current			0.5	2.0		0.5	1.0		0.5	2	nA
r Temperature				2.5			1.5			4	nA
erage TC			3.0			3.0			8.0		pA/°C
Offset Current			0.3	1.0		0.3	0.5		0.3	1.0	nA
Temperature				1.5			0.75			2.0	nA
erage TC			1.5			1.5			8.0		pA/°C
Impedance											
erential			10||2			10||2			10||2		GΩ||pF
mon-Mode			10||2			10||2			10||2		GΩ||pF
Voltage Range[2]	V_S = ±2.3 V to ±5 V	$-V_S$ + 1.9		$+V_S$ − 1.2	$-V_S$ + 1.9		$+V_S$ − 1.2	$-V_S$ + 1.9		$+V_S$ − 1.2	V
Temperature		$-V_S$ + 2.1		$+V_S$ − 1.3	$-V_S$ + 2.1		$+V_S$ − 1.3	$-V_S$ + 2.1		$+V_S$ − 1.3	V
	V_S = ±5 V to ±18 V	$-V_S$ + 1.9		$+V_S$ − 1.4	$-V_S$ + 1.9		$+V_S$ − 1.4	$-V_S$ + 1.9		$+V_S$ − 1.4	V
Temperature		$-V_S$ + 2.1		$+V_S$ − 1.4	$-V_S$ + 2.1		$+V_S$ − 1.4	$-V_S$ + 2.3		$+V_S$ − 1.4	V
on-Mode Rejection											
DC to 60 Hz with Source Imbalance	V_{CM} = 0 V to ±10 V										
= 1		73	90		80	90		73	90		dB
= 10		93	110		100	110		93	110		dB
= 100		110	130		120	130		110	130		dB
= 1000		110	130		120	130		110	130		dB
Swing	R_L = 10 kΩ,										
	V_S = ±2.3 V to ±5 V	$-V_S$ + 1.1		$+V_S$ − 1.2	$-V_S$ + 1.1		$+V_S$ − 1.2	$-V_S$ + 1.1		$+V_S$ − 1.2	V
Temperature		$-V_S$ + 1.4		$+V_S$ − 1.3	$-V_S$ + 1.4		$+V_S$ − 1.3	$-V_S$ + 1.6		$+V_S$ − 1.3	V
	V_S = ±5 V to ±18 V	$-V_S$ + 1.2		$+V_S$ − 1.4	$-V_S$ + 1.2		$+V_S$ − 1.4	$-V_S$ + 1.2		$+V_S$ − 1.4	V
Temperature		$-V_S$ + 1.6		$+V_S$ − 1.5	$-V_S$ + 1.6		$+V_S$ − 1.5	$-V_S$ + 2.3		$-V_S$ − 1.5	V
urrent Circuit			±18			±18			±18		mA

al	Conditions	AD620A Min	AD620A Typ	AD620A Max	AD620B Min	AD620B Typ	AD620B Max	AD620S* Min	AD620S* Typ	AD620S* Max	Units
AMIC RESPONSE											
all Signal −3 dB Bandwidth											
G = 1			1000			1000			1000		kHz
G = 10			800			800			800		kHz
G = 100			120			120			120		kHz
G = 1000			12			12			12		kHz
w Rate		0.75	1.2		0.75	1.2		0.75	1.2		V/μs
tling Time to 0.01%	10 V Step										
G = 1–100			15			15			15		μs
G = 1000			150			150			150		μs
SE											
ltage Noise, 1 kHz	Total RTI Noise = $\sqrt{e_{ni}^2 + (e_{no}/G)^2}$										
nput, Voltage Noise, e_{ni}			9	13		9	13		9	13	nV/√Hz
Output, Voltage Noise, e_{no}			72	100		72	100		72	100	nV/√Hz
T, 0.1 Hz to 10 Hz											
G = 1			3.0			3.0	6.0		3.0	6.0	μV p-p
G = 10			0.55			0.55	0.8		0.55	0.8	μV p-p
G = 100–1000			0.28			0.28	0.4		0.28	0.4	μV p-p
rrent Noise	f = 1 kHz		100			100			100		fA/√Hz
.1 Hz to 10 Hz			10			10			10		pA p-p
ERENCE INPUT											
			20			20			20		kΩ
	V_{IN-}, V_{REF} = 0		+50	+60		+50	+60		+50	+60	μA
tage Range		$-V_S$ − 1.6		$+V_S$ − 1.6	$-V_S$ + 1.6		$+V_S$ − 1.6	$-V_S$ − 1.6		$+V_S$ − 1.6	V
n to Output			1 ± 0.0001			1 ± 0.0001			1 ± 0.0001		
ER SUPPLY											
erating Range[3]		±2.3		±18	±2.3		±18	±2.3		±18	V
escent Current	V_S = ±2.3 V to ±18 V		0.9	1.3		0.9	1.3		0.9	1.3	mA
ver Temperature			1.1	1.6		1.1	1.6		1.1	1.6	mA
PERATURE RANGE											
Specified Performance			−40 to +85			−40 to +85			−55 to +125		°C

ES

not include effects of external resistor R_G.

nput grounded. G = 1.

s defined as the same supply range which is used to specify PSR.

nalog Devices military data sheet for 883B tested specifications.

ications subject to change without notice.

LUTE MAXIMUM RATINGS[1]

Voltage	±18 V
l Power Dissipation[2]	650 mW
Voltage (Common Mode)	$\pm V_S$
ntial Input Voltage	±25 V
Short Circuit Duration	Indefinite
Temperature Range (Q)	−65°C to +150°C
Temperature Range (N, R)	−65°C to +125°C
ng Temperature Range	
20 (A, B)	−40°C to −85°C
20 (S)	−55°C to +125°C
emperature Range	
ering 10 seconds)	300°C

above those listed under "Absolute Maximum Ratings" may cause
ht damage to the device. This is a stress rating only and functional
n of the device at these or any other conditions above those indicated
perational section of this specification is not implied. Exposure to
maximum rating conditions for extended periods may affect device
y.
tion is for device in free air:
Plastic Package: θ_{JA} = 95°C/Watt
Cerdip Package: θ_{JA} = 110°C/Watt
SOIC Package: θ_{JA} = 155°C/Watt

ORDERING GUIDE

Model	Temperature Range	Package Option*
AD620AN	−40°C to −85°C	N-8
AD620BN	−40°C to −85°C	N-8
AD620AR	−40°C to −85°C	R-8
AD620BR	−40°C to −85°C	R-8
AD620A Chips	−40°C to −85°C	Die Form
AD620SQ/883B	−55°C to +125°C	Q-8

*N = Plastic DIP; Q = Cerdip; R = SOIC.

ESD SUSCEPTIBILITY

ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 volts, which readily accumulate on the human body and on test equipment, can discharge without detection. Although the AD620 features proprietary ESD protection circuitry, permanent damage may still occur on these devices if they are subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid any performance degradation or loss of functionality.

METALIZATION PHOTOGRAPH

Dimensions shown in inches and (mm).
Contact factory for latest dimensions.



*FOR CHIP APPLICATIONS: THE PADS 1R_G AND 8R_G MUST BE CONNECTED IN PARALLEL TO THE EXTERNAL GAIN RESISTER R_G. DO NOT CONNECT THEM IN SERIES TO R_G. FOR UNITY GAIN APPLICATIONS WHERE R_G IS NOT REQUIRED, THE PADS 1R_G MAY SIMPLY BE BONDED TOGETHER, AS WELL AS THE PADS 8R_G.



ure 29b. Gain Nonlinearity, G = 100, R_L = 10 kΩ
00 µV = 10 ppm)



ure 29c. Gain Nonlinearity, G = 1000, R_L = 10 kΩ
nV = 100 ppm)



Figure 30. Settling Time Test Circuit



Figure 31. Simplified Schematic of AD620

THEORY OF OPERATION

The AD620 is a monolithic instrumentation amplifier based on a modification of the classic three op amp approach. Absolute-value trimming allows the user to program gain *accurately* (to 0.15% at G = 100) with only one resistor. Monolithic construction and laser wafer trimming allow the tight matching and tracking of circuit components, thus insuring the high level of performance inherent in this circuit.

The input transistors Q1 and Q2 provide a single differential-pair bipolar input for high precision (Figure 31), yet offer 10× lower Input Bias Current thanks to SuperBeta processing. Feedback through the Q1-A1-R1 loop and the Q2-A2-R2 loop maintains constant collector current of the input devices Q1, Q2 thereby impressing the input voltage across the external gain-setting resistor R_G. This creates a differential gain from the inputs to the A1/A2 outputs given by G = (R1 + R2)/R_G + 1. The unity-gain subtractor A3 removes any common-mode signal, yielding a single-ended output referred to the REF pin potential.

The value of R_G also determines the transconductance of the preamp stage. As R_G is reduced for larger gains, the transconductance increases asymptotically to that of the input transistors. This has three important advantages: (a) Open-loop gain is boosted for increasing programmed gain, thus reducing gain-related errors. (b) The gain-bandwidth product (determined by C1, C2 and the preamp transconductance) increases with programmed gain, thus optimizing frequency response. (c) The input voltage noise is reduced to a value of 9 nV/$\sqrt{\text{Hz}}$, determined mainly by the collector current and base resistance of the input devices.

The internal gain resistors, R1 and R2, are trimmed to an absolute value of 24.7 kΩ, allowing the gain to be programmed accurately with a single external resistor.



Figure 33. A Pressure Monitor Circuit which Operates on a +5 V Single Supply

e Measurement

h useful in many bridge applications such as weigh-
he AD620 is especially suited for higher resistance pres-
sors powered at lower voltages where small size and low
ecome more significant.

3 shows a 3 kΩ pressure transducer bridge powered
V. In such a circuit, the bridge consumes only
Adding the AD620 and a buffered voltage divider
e signal to be conditioned for only 3.8 mA of total sup-
ent.

ze and low cost make the AD620 especially attractive for
output pressure transducers. Since it delivers low noise
t, it will also serve applications such as diagnostic non-
blood pressure measurement.

Medical ECG

The low current noise of the AD620 allows its use in ECG monitors (Figure 34) where high source resistances of 1 MΩ or higher are not uncommon. The AD620's low power, low supply voltage requirements, and space-saving 8-pin mini-DIP and SOIC package offerings make it an excellent choice for battery powered data recorders.

Furthermore, the low bias currents and low current noise coupled with the low voltage noise of the AD620 improve the dynamic range for better performance.

The value of capacitor C1 is chosen to maintain stability of the right leg drive loop. Proper safeguards, such as isolation, must be added to this circuit to protect the patient from possible harm.



Figure 34. A Medical ECG Monitor Circuit

Bibliografía.

Autores varios, 1988, Curso Básico de Microprocesadores, Pereira,Colombia, editorial CEKIT.

Departemento tecnico Biotek, 1993, Manual del operador, Winoski, Vermont USA, Biotek Corporation.

Departamento de Diseño Elettronica Veneta, 1994, Manual Teorico Experimental, Treviso Italia, Elettronica Veneta & Spa.

Bronzino, Joshep. 1995.The Biomedical Engineering Handbook,New York, CRC press and IEEE press.

Lipman-Masie.1989. Clinical Electrocardiography, Chicago, Year book medical publishers inc.

Brey, Barry. 1984. Microprocessors and Peripherals, New York, Macmillan international editors.

Cronwell-Driscol. 1979. Instrumentación y medicas Biomedicas. España. Editorial Marcombo.

Bibliografía.

Autores varios, 1988, Curso Básico de Microprocesadores, Pereira,Colombia, editorial CEKIT.

Departemento tecnico Biotek, 1993, Manual del operador, Winoski, Vermont USA, Biotek Corporation.

Departamento de Diseño Elettronica Veneta, 1994, Manual Teorico Experimental, Treviso Italia, Elettronica Veneta & Spa.

Bronzino, Joshep. 1995.The Biomedical Engineering Handbook,New York, CRC press and IEEE press.

Lipman-Masie.1989. Clinical Electrocardiography, Chicago, Year book medical publishers inc.

Brey, Barry. 1984. Microprocessors and Peripherals, New York, Macmillan international editors.

Cronwell-Driscol. 1979. Instrumentación y medicas Biomedicas. España. Editorial Marcombo.