UNIVERSIDAD· DON 80S-CO FACULTAD DE INGENIERJA. NIVEL TECNOLOGICO . SUPERVISION Y CONTROL DE UNA RED HIDRAULICA CONTROLADA DESDE UN SOLO PUNTO POR UN OPERADOR. BR. MILTON GABRIEL DIAZ RAMIREZ BR. NILSSON ORLANDO HERRERA OLMEDO BR. EMERSON ALEXANDER PACHECO DOMINGUEZ PROYECTO DE GRADUACION PARA OPTAR AL TITULO DE TECNICO EN INGENIERIA ELECTRONICA CON ESPECIALIDAD EN· COMUNICACIONES SAN SALVADOR, EL SALVADOR; CENTRO AMERICA CAPITULO I 1. - INTRODUCCION 1.1. OBJETIVOS I N D I C E 1.1.1. OBJETIVOS GENERALES. 1.1.2. OBJETIVOS ESPECIFICOS. 1.2. IMPORTANCIA ... 1.3. JUSTIFICACIONES. 1.4. ALCANCES Y LIMITACIONES. 1.4.1. ALCANCES .. 1.4.2. LIMITACIONES CAPITULO II PAG I NAN- l 1 1 1 2 3 3 3 3 2.- FUNDAMENTACION TEORICA 5 2.1. FUNDAMENTOS . . . 5 2.2. MANIPULACION POR FRECUENCIA 13 2.3. DEMODULADOR FSK . . . . . 15 2.3 . 1. ECUACIONES PARA EL CALCULO DEL XR221 16 CAPITULO III 3.- EXPLICACION DE LA SUPERVICION Y CONTROL DE UNA RED HIDRULICA CONTROLADA DESDE UN PUNTO POR UN OPERADOR. 19 3.1. TRANSMISION Y RECEPCION DE DATOS DE LECTURA DE NIVELES DE TANQUE. . . . . 19 3.1.1 ETAPA DE SENSORES Y ACOPLE 19 3.1.2. ETAPA DE CODIFICACION DE NIVELES. 20 3.1.3. ETAPA DE MODULACION Y TRANSMISION DE DATOS . . . . . . . . . . . . . 24 3.1.4. ETAPA DE RECEPCION ..... . 24 3 .2. TRANSMISION Y RECEPCION DE DATOS DE MANEJO Y CONTROL DE NIVELES DEL TANQUE 32 HOJA DE CALCULO 40 CONCLUSIONES . . 43 RECOMENDACIONES 44 APENDICE . . . 45 BIBLIOGRAFIA . 53 ANEXOS . . . . . . . . . . . . . . . . . . . . . . . . . 54 CAPITULO I l. INTRODUCCIÓN Los sistemas de comunicación están desarrollándose rápidamente debido a la digitación de señales y datos análogos. Señales análogas como la voz y las de un televisor, pueden ser transferidos o cambiados a formatos digitales. El ancho de transmisión de un dato va creciendo rápidamente en el desarrollo de las comunicaciones. Sabiéndose además que la comunicación es la transmisión de la información de un punto a otro. La manera con que la información es trasmitida depende de las limitaciones del sistema de comunicación. La naturaleza de los mensajes puede ser tomada en una variedad de formas, donde un sistema eléctrico puede ser convertidas a señales eléctricas. Una información puede tomarse encuentra corno una señal discreta cuando posee un rnixeo de niveles y valores cuando esta es trasmitida. Considerando las ideas básicas de transmisión, modulación, recepción como además los conocimientos de electrónica lineal y digital y en electrónica en general se ha planteado el siguiente trabajo denominado SUl?ERVICION Y CONTROL DE UNA RED HIDRÁULICA DESDE UN SOLO PUNTO POR UN OPERADOR. En la cual se trata de manipular un tanque de agua, conteniendo este un cierto número de sensores que nos indicarán sus respectivos niveles, los cuales serán modulados y trasmitidos hacia una unidad remota en la cual se estarán visualizando dichos niveles y dependiendo de los datos obtenidos se tomarán las respectivas decisiones del caso aquí es donde entra la etapa de control del sistema el cual enviara decisiones de control para poder manejar el nivel del tanque que se desea tener para mantener un estado favorable del nivel de agua y así evitar caer en un estado crítico del sistema. i A continuación se presentan las diferentes etapas que constituyen el proyecto las cuales se han divido en dos partes principales: 1- ETAPA DE SUPERVICION DE NIVELES 2- ETAPA DE CONTROL Las cuales a su vez están subdivididas en las siguientes etapas: 1- ETAPA DE SUPERVICION DE NIVELES - ETAPA DE SENSORES Y ACOPLE. - ETAPA DE CODIFICACION DE NIVELES. - ETAPA DE MODULACIÓN. - ETAPA DE TRANSMISIÓN DE DATOS. - ETAPA DE RECEPCIÓN DE DATOS. - ETAPA DE DEMODULACION - ETAPA DE PRESENTACIÓN DE DATOS 2- ETAPA DE CONTROL - ETAPA DE GENERACIÓN DE CÓDIGOS DE CONTROL - ETAPA DE REGISTRO DE ANILLO - ETAPA DE CONVERSIÓN DE DATOS SERIE-PARALELO - ETAPA DE MODULACIÓN - ETAPA DE TRANSMISIÓN DE DATOS - ETAPA DE RECEPCIÓN DE DATOS - ETAPA DE DEMODULACION DE DATOS - ETAPA DE CONVERSIÓN DE DATOS SERIE-PARALELO - ETAPA DE ALMACENAMIENTO Y COMPARACIÓN DE DATOS - ETAPA DE CONTROL DE ELECTROVALVULAS ii Se debe de tomar en consideración que en la etapa de recepción de datos se encuentra la etapa de S:INCRONIZACION DE DATOS la cual es común tanto para la etapa de supervisión de niveles y la etapa de control. Además se explica en cada etapa su teoría básica de operación, tablas de funciones, diagramas esquemáticos en bloques, lográndose así una mayor comprensión y visualización en general del proyecto y finalmente se presenta la hoja de datos de los diferentes dispositivos que se utilizan, para así auxiliarce de las características eléctricas generales de estos. iii 1.1 . OBJETIVOS 1.1.1. OBJETIVOS GENERALES. El diseño e implementación de un sistema de rev isión de una red hidráulica mediante una unidad de control . 1.1.2 . OBJETI VOS ESPECÍ FICOS Establecer las condiciones necesarias para el funcionamiento y control de la red hidráulica , en base a las funciones especificas de cada uno de los dispositiv os utilizados en los circuito s . Presentar una a una de las diferentes etapas del proyecto para lograr así una mayor accesibilidad y entendimiento del mismo . Poder manejar dicha red hidráulica desde varios puntos , mediante una sola unidad de control y por una sola persona conocedora de modo de control y funcionamiento del circuito operante , es decir su teoría básica y los códigos para activar y desactivar las electroválvulas . Implementar de manera demostrativ a , funcional y eficiente una de las técnicas de modulación digital en las comunicaciones , la cual es la modulación por manipulación de frecuencia (FSK). 1 Demostrar una forma de comparación de datos digitales, para el manejo de una etapa analógica como es en este caso la etapa de las electrovalvúlas. 1.2. IMPORTANCIA Este proyecto por supervisar y controlar una red hidráulica desde una sola unidad de control por medio de una sola persona puede ser aplicado en la zona urbana o en la industria agrícola entre otras , así como proporcionar agua a ciertos cultivos que la necesiten o también mantener húmedo algún terreno en especial . Puede ser aplicada a un terreno grande (cultivos varios) o a un huerto o a varios de estos . De igual forma se puede aplicar a una determinada industria que requiera cantidad de líquidos en ciertas áreas establecidas esto se hará dependiendo de la cantidad de liquido que se encuentra en reserva (esto se logra por medio del monitoreo de niveles en el tanque de reserva). Al decir que se puede manejar cualquier liquido no solo nos referimos al agua, podemos también usarlo para poder suministrar algún veneno o abono necesario para los cultivos De igual manera para poder eliminar cada cierto tiempo cantidades de sustancias tóxicas de una empresa o una industria. 2 1.3. JUSTIFICACIONES La idea de diseñar un sistema el cual supervise un tanque de reserva de agua y a la vez controle una red hidráulica y que sea manejado desde un punto especifico, surgió de la necesidad de agilizar y garantizar eficiencia al suministrar agua a los terrenos para las zonas de cultivo o a una empresa en particular. De igual forma en el caso de eliminar sustancias tóxicas o aplicarlas como es en el caso de plaguicidas para los cultivos,evitar que el hombre este con mayor contacto con dichas sustancias. 1.4. ALCANCES Y LIMITACIONES 1.4.1. ALCANCES Para lograr un mayor entendimiento se presenta una idea general y luego en base a los objetivos presentados se desarrollara una a una las diferentes etapas que forman la totalidad del proyecto. Presentando en ellas las funciones especificas a utilizar de cada uno de los elementos para nuestro fin. En la parte del apéndice se presenta ias especificaciones generales de cada uno de los dispositivos. 1.4 . 2 . LIMITACIONES En el desarrollo de dicho proyecto se tuvieron ideas básicas que persisten o se mantienen hasta el final, sin embargo se cambiaron ideas y con ellas circuitos originales que por su dificultad, sobre todo en la sincronización de tiempos creándose así captura de datos incompletos, teniéndose que buscar otros circuitos más accesibles y sobre todo de mayor confiabilidad en la sincronización de datos. 3 Así fueron surgiendo otras dificultades de menor consideración que fueron siendo solventadas a través del desarrollo del trabajo. Otra limitante fue el factor económico, ya que se usaron elementos que no se encontraban en nuestro medio teniéndose que traer del extranjero, lo cual nos acarreo un gasto mayor, y como no se tenía un patrocinio dichos costos extras fueron solventados por nosotros mismos. También la espera de estos elementos creo retraso en el proyecto. Una limitante adicional en el funcionamiento del proyecto es la encontrada en el alcance del equipo para la transmisión y recepción de datos. 4 CAPITULO II 2 . FUNDAMENTACION TEÓRICA 2.1. FUNDAMENTOS. La comunicación es la transmisión de la información de un punto a otro. La manera en que la transmisión es trasmitida depende de las limitaciones del sistema de comunicación. Un método de trasladarse la información de un transmisor a un receptor consiste en el uso de técnicas de modulación digital. En la FIGURA -1 se muestra un diagrama de bloques de un sistema de comunicación FSK (Manipulación de Frecuencia), que utiliza técnicas de modulación digital. (La figura se encuentra en la página 11). Se introduce un codificador de una señal digital a otra forma (codifica los datos) que la optimizan para ser utilizada en el sistema. La salida del codificador es luego introducida al modulador, el cual trasmite una señal variable proporcional a los datos codificados en el canal o medio de transmisión. Un canal puede consistir en un conductor simple,líneas telefónicas o aire, que pueden requerir la transmisión a través de propiedades electromagnéticas. El proceso de decodificación del receptor funciona a la inversa. El -- .. ---- -·-·-------- - ---·--- ----- - ... ------- ·-··-·- ---- -- - - -- -- -·- ·---·-·-·-··------ modulador recibe la señal moduladora trasmitida y recupera_ e .l dato codificado. Luego el decodificador recupera la información digital del dato codificado, el cual agrupa la información digital de transmisión original. Las funciones del codificador y el modulador son similares puesto que ambas preparan la señal de información para una transmisión eficiente. Como resultado, la señal de información pasa a través de transformaciones que cambian la forma de la señal antes de la transmisión . La señal digital consiste en una serie de impulsos que representan la información tal como se muestra en la FIGURA -2, (pagina 7) • 5 CODIFICADOR DEMODULADOR MODULADOR 1----------___, MEDIO DE TRANSMISION DECODIFICADOR Fig . 1 DIAGRAMA EN BLOQUES DE UN SISTEMA DE COMUNICACION FSK . 6 1 o u FIGURA - 2. SEÑAL DIGITAL (DATO CODIFICADO) (NRZ). u El nivel 1 , conocido como 1 binario , 1 lógico , marca alto , este representa una porción de la señal digital de información. El nivel 1 es típicamente un voltaje positivo (+5V) . El niv el O, conocido como O binario , o lógico , espacio o bajo , el cuál el nivel O es típicamente tierra (OV) El tiempo asignado para cada nivel constituye un bit de información . en la FIG . 2 se muestran ocho bits de información. Este método de representación de cada bit de información por un nivel fijo (O o 1) para la duración de cada tiempo de bit es conocido como el dato codificado de no retorno a cero (NRZ). La elección de un código para trasmitir la información binaria depende del tipo de técnica de demodulación y modulación , respuesta de frecuencia , propiedades de sincronización y facilidad de uso . Ningún código puede satisfacer todas las categorías . Como resultado , se efectúan algunas transacciones para seleccionar un código que satisfaga las necesidades del sistema de comunicación mas efectiv amente . Los códigos comúnmente utilizados fuera del NRZ son retorno a cero (RZ) y Manchester . La FIGURA 3 muestra datos RZ y codificaciones Manchester con relación a la NRZ . 7 1 o 1 o 1 o FIGURA - 3 DATO NRZ DATO RZ DATO MANCHEST Notese que los niveles binarios de los datos RZ y Manchester no están fijados para la duración de un tiempo de un bit dado . Para los datos RZ, los niveles 1 y O están representados durante la primera mitad del tiempo del bit ; La segunda mitad siempre es representada por un nivel O. Para los datos Manchester los niveles 1 y O representan un O binario. Una transición 1 a O representa un 1 binario. Esta transición de nivel ocurre en el tiempo medio de cada tiempo de bit. Los datos codificados NRZ, RZ o Manchester introducidos al modulador pueden ser puestos en otra forma. Cuando el medio de trasmisición es un alambre que une un trasmisor con un receptor, la información trasmitida puede estar en forma de datos NRZ, RZ o Manchester. Si la trasmisión debe tener lugar utilizando propiedades electromagnéticas, los bits de información para modular una portadora de frecuencia alta. La elección de la modulación obtiene su nombre de la manera en que son modulados los bits. 8 Los t ipos comunes de modulación digital son manipulados de Fase (FSK), manipul ac.:.é ;1 po.::: desplazamientos de fase (PSK) y manipulación por despl azarn ient:. o d e Amplitud (ASK). La manipulación por frecuencia es el proceso en e l cual la frecuencia de una portadora es variada con los unos y los ceros de los datos codificados. En la FIGURA - 4(a) se muestra la salida FSK y como se relaciona con un dato NRZ que es utilizado por simplicidad, aún cuando se podrían haber mostrado datos RZ y MANCHESTER. binarios son Los unos y los ceros representados para dos frecuencias diferentes. utilizadas dependen del transmisor y el receptor. i 1 1 1 1 1 1 o Las frecuencias DATO NRZ FIGURA-4 FSK (a) PSK (b) ASK (C) La amplitud y fase de la señal FSK son fijas. La manipulación por desplazamiento de fase es el proceso en el cuál se varia la fase a la portadora con l o s unos y los ceros de los datos codificados. La FIGURA - 4(b) mue s t ra l a s eñal PSK y c o mo se relaciona con un dato NRZ. Un 1 binario está 180 grados fuera de fase con respecto a un O binario. La amplitud y la f recuencia de la s eñal PSK son fijas. : 9 La manipulac ión por de splazamiento de amplitud es el proceso en el cual se varia la amplitud de una portadora con los unos y ceros de los datos codificados . La FIGURA -4(c) muestra la señal ASK y como se relaciona con un dato NRZ. Los unos y los ceros binarios son representados por la diferencia de amplitud de portadora . La frecuencia y la fase de la señal ASK son fijas . Unos de los métodos utilizados para modular la información d igital antes de la transmisión consiste en la ap licación de las técnicas de FM conocidas como manipulación para frecuencia. La manipu l ación por frecuencia es un proceso de modulación en la cual los unos y los ceros binarios de la información digital son representados por una portadora de frecuencia de niv el alto y abajo respectiv amente . Una señal FSK, puede ser generada a partir de datos codificados NRZ, RZ Y MANCHESTER. Los esquemas de comunicación y a no trabajan únicamente con señales analógicas. Con el incesante aumento de la popularidad de las computadoras y la vocalización digital , muchas señales de información son formateadas digitalmente . Los unos y los ceros binarios son utilizados para representar la información de una señal digital requerida para una transmisión . La manera en que es . . - .. --·-- --·----···- .. - ----------·---- -··-------- - . trasmitida la señal digital depende del canal que enlaza un transmisor con un receptor . Las señales digitales pueden ser trasmitidas directamente a un receptor en forma digital , tal como se muestra en la FIGURA -5(a) , cuando tanto el transmisor como el receptor están cerca . Cuando el canal transmisor (líneas telefónicas) no puede soportar trasmitir directa de datos digitales , el dato digitales , el dato digital debe ser transformado en una señal que lo haga aceptable para la transformación . Con frecuencia se utiliza un modem (modulador demodulador) para transformar el dato digital a una señal aceptable para la transmisión , tal como se muestra en la Fig . -5(b). 10 El modem en el transmisor recibe el dato digital. El modem emite luego una señal sinusoidal en una frecuencia para un 1 binario y una frecuencia diferente (por lo general mas baja) para un cero binario. El modem realiza la operación inversa en el receptor. Las dos señales sinusoidales de frecuencias diferentes son introducidas al modem y son demoduladas en el dato digital. Esté método de modulación es una aplicación de la modulación en frecuencia conocida como manipulación por frecuencia (FSK) . La información digital hace que la señal FSK se desplace entre dos frecuencias predeterminadas. Una frecuencia es utilizada para representar los unos binarios y la otra frecuencia es utilizada para representar los ceros binarios de la información digital. Las frecuencias especificas utilizadas dependen de los dispositivos de transmisión y recepción. La amplitud y la fase de la señal permanecen fijas. La modulación es el proceso de recuperación de la información digital a partir de la señal FSK. El proceso de demodulación es inverso a la generación de las señales FSK . El receptor retira ambas frecuencias portadoras de la señal FSK para recuperar la información digital. 11 Computadora Interfaz o de Terminal Linea Interfaz Computadora de o Linea Terminal Fig.5a FORMA DE TRANSMISION DE UNA SEÑAL. - Computadora o Modero Terminal Computadora Modem o Terminal Fig.5b UTILIZACION DE UN MODEM. 12 2.2. MANIPULACIÓN POR FRECUENCIA (FRECUENCY SHIFT KEYING) En está sección el generador de funciones XR2206, operando en el modo de TIMING RESI STOR, la cuál es utilizada para generar FSK . El diagrama esquematico para el circuito modulador FSK se muestra en la FIGURA- 6 . En el modo TIMING RESISTOR el XR2206 , se opera con dos resistencias temporizadoras separadas (Rl y R2) , conectadas a los pines temporizadores 7 y 8 respectivamente Si el pin 9 está abierto o conectado aún voltaje mayor que el voltaje de switchado de entrada , Rl se activa. Si el pin 9 se conecta aún voltaje menor al voltaje de entrada , R2 se activ a . Donde el voltaje de switchado va variando entre 1 y 2 voltios dependiendo del integrado especifico ; siendo 1.8 voltios un voltaje típico. Por lo tanto , si una señal digital binaria que varia desde aproximadamente de 1. 4 voltios se aplica al pin 9 la señal de salida es manipulada entre 2 frecuencias (Una de Marca y un Espacio de Frecuencia) . Las frecuencias de oscilación libre del veo es variada (oponerse y desviarse) entre la Marca y el Espacio de Frecuencia a una relación proporcional a la relación de cambio de la señal hacia la entrada . Este método de generar FSK es algunas veces referido como Manipulación de cambio de Frecuencia . 2.2.1. ECUACIONES UTI LIZADAS FARA EL DI SEÑO DEL MODULADOR FSK CON EL XR2 2 06. Entre las ecuaciones que caben mencionar son Para encontrar La Frecuencia de Marca. Fm = 1 Rl.Cl 13 Ec . 2-1 ¿i. 7 1-< --f= vcc ( -+- 12•-_;-::> 1.0k: 1 PIN j_j_ ,> R1. . I 100k I ~:ALIDA 1,_,F l 1. 1.1:::: 2 1.S 221-< 200 -·,./---/~----- :3 1. 4 _ __ ~ 22f·< 4 >DULAC-C.P. ,: FIGURA 7:0 C a te· : Januat~'.cc• 30, 1.884 ISheet o-f'" RE'._! CAPITULO II I 3. EXPLICACIÓN DE LA SUPERVICION Y CONTROL DE UNA RED HIDRÁULICA CONTROLADA DESDE UN SOLO PUNTO POR UN OPERADOR Dicho proyecto se explicará en dos diagrama s d e bloques : 1 - Transmisión y Recepción de datos de lectura d e niv eles del tanque de agua . 2 - Transmis i ón y Recepción de datos de mane j o y cont r o l de Ni v eles del t a nque . 3.1 . TRANSMISI ÓN Y RECEPCIÓN DE DATOS DE LECTURA DE NIVELES DEL TANQUE DE AGUA Este está constituido por las siguientes etapas: 1- ETAPA DE SENSORES Y ACOPLE 2- ETAPA DE CODIFICACION DE NIVELES 3- ETAPA DE MODULACIÓN 4- ETAPA DE TRANSMISIÓN DE DATOS 5- ETAPA DE RECEPCIÓN DE DATOS 3.1.1. ETAPA DE SENSORES Y ACOPLE Está etapa esta formada por un c i rcu i to imp r eso de r egla q ue es t a adentro de l tanque de agua en la cual van impresos u nos sensor es l o s c ua l es nos darán los respect i vos niveles de agu a en e l tanque; log r a r esto se ba s a en el principio de que el agua es un medio conduc c i ó n de l a electri cidad y ya que en regla además que van l os sensores se h a puesto un vo l taj e (Vcc=S voltios) e n un extremo de esta y a medida que el agua va llenando el tanque e l VCC y el censor se v an ac tivando, así se van dando los niveles de agu a. 19 :> w r.t: 1-=-- '+ r.n o o u H lry o ,:r _J (.} O H 77 L.. .,__ +' uo lll 'w ú'. lll O 1-- 1- ..e u u m z [f) (0 W ~ o o .J (0 z [D H W (j) o :) (j (j) . WH I zr-w .., i'.t 00 1-. O - O L :1 ,1S ~ O (0 úJ ' ,:., w o .D .., •I u.:1 ·1·1 o 1-- E ..; w 11 0 w a: w z J L 1- c, z r ~ o [¡) z o Wl: o 1 .r: llJ H tíJ i o ll - - 1):1 •l ú: uu:1 Wú) w o w ) - W.J uo Ci w ow 1-- o ,,. ) ,Ji:I •l ~ 1I H ll..O 11. z 11.Z •l •I o •I •I 1--W f-- H 1--W wo w f 1 _.J WO z -w w o 1-· w 1/1 ll w : 1 ,3 o ..J ID z -, ', ~ L. .r w (1) ((1 (I w H I: ll I: ,1 (> I¡) 1..,.1 ll !fl z _.J .. ~ L ,1 w ,1 w (t'. _J H 1)) 1-- z ,:r o w ( :1u:: W.J l;:l1r 1 H•I 00... LJ ( '., 1)) o... o ,1f- ir \,. 110 ww il. ,1 ll..'1 :>H ~ ,r u 7,-•. · 1 ~~J l :s~ J Para poder leer el nivel en el cual esta el tanque de agua , se describirá la etapa de codificación de niveles. 3.1.2. ETAPA DE CODIFICACION DE NIVELES Para la lectura de los niveles se ha tomado cada censor de la regla desde el más inferior (nivel más bajo que indica el primer nivel) hasta el superior (nivel más alto que indica que el tanque esta lleno) ; se han puesto ocho sensores y cada uno van al amplificador de nivel de voltaje que consiste en un arreglo de un transistor y unas resistencias para garantizar niveles de voltaje de+ 5V ( 1 lógico) o +0V ( O lógico) esto se hace debido a que la circuitería subsiguiente son circuitos digitales y como se sabe estos circuitos entienden " 1 " lógicos o " 0 " lógicos para poder trabajar ; los niveles del tanque así como están conectados van generando un código DECIMAL , que nos servirán en la etapa de recepción para luego ser convertidos a BCD y para poder así decodificar los datos de los niveles del tanque. A continuación se presenta una tabla en la cual se describe los diferentes códigos que proporciona : - Los sensores - El amplificador (TRANSISTORES DE ENTRADA). - El dato a las entradas del registro P/S. Ver las tablas- 1 - 2 y la FIGURA - A. 20 J r- < . L IJ o ) ,,; 1 ··-, ~-- - --- -1111 \ T '•/ . ,· / ::i:: • . . .X. \ r., -r- ,. .:.. ·' ~ I ~ > • . + j :X: :- r·- \ ';t / 21 )­ + :~111, . ¡ :X: \ r·- / ';t \ / ';t ~ 0 ,q- z lJ) --1 [J) UJ 11 (O o u H (_ry • o ([ J ,:_;, OH zz u·~: • W IL ,~, 1- 1:-: t1 l..) 1'11 (0 ~ ·~· ~ w o: I] o J ..; z J l;!l L 1_ry OruwHf'~ OlO~_nu. w 1,_.1 LJ~ f- E W"7J •1 [jj' 7 o o ...... ~ H ,:.,. rn ([ •I +' Ó'. J 1- [ w w a: UJ -,. J ,1 E H u [L o z lO ~ O :1 W LJ Ü DATOS DE ENTRADA A LOS TRANSISTORES DE LOS SENSORES. N I V E L E s SENSOR TANQUE TANQUE VACÍO N.1. N.2. N.3. N.4. N.5. N. 6. N.7 . LLENO N.8. 8 o o o o o o o o 1 7 o o o o o o o 1 1 6 o o o o o o 1 1 1 5 o o o o o 1 1 1 1 4 o o o o 1 1 1 1 1 3 o o o 1 1 1 1 1 1 2 o o 1 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 1 TABLA - l. 22 SALIDA DE LOS TRANSISTORES. VACÍO 1 2 3 4 8 1 1 1 1 1 7 1 1 1 1 1 6 1 1 1 1 1 5 1 1 1 1 1 4 1 1 1 1 o 3 1 1 1 o o 2 1 1 o o o 1 1 o o o o TABLA - 2 NOTA : 1 1 1 o o o o o LA COLUMNA 9 ES LA ENTRADA AL REGISTRO P/S. 23 5 1 1 o o o o o o 6 7 8 1 o A o o B o o c o o D o o E o o F o o G o o H 3. l. 3. ETAPA DE MODULACIÓN Y TRANSMISIÓN DE DATOS í....as s.:, 1 idas d e l as inve rsora s v a n al registro serie / paralelo (7 4LS65) para poder trasm i t ir l os d a t os en serie e introducirlos al modulador XR2211 es t e integrado nos p r o porciona la señal FSK de la pal a bra d e bi ts . Esta señal FSK nos proporciona dos frecuencias p ort a doras para los " 1 lógicos " y los " O Lógicos " . Esta señal FSK p osteriormente se introduci rá a un radi o (Walkie-Talkie) el cual tra smitirá por a ire l a s eñal. 3.1.4. ETAPA DE RECEPCIÓN. Ahora eri la part~ del receptor se ti ene otro Walkie-Talkie, el c ual rec ibirá la seña l y luego se demodula r á por medio del integrado XR2211 quien e s un demodulador de FSK y nos dará la información digital r ecuperada en se r ie . Pos te riormente teniendo la palabra en serie, de ocho bits recibida, está s e in troduce a un r e gistro de serie a pa r a lelo (74LS164), cuando la pa l abra ya esta en paralelo se in troduce a un LATCH de ocho bits, para man t ener la le~tura del nive l de l tanq ue que en ese momento fue r ec i bi do . 1\ho1·,1 ~,e explicarár; :o s circu itos _d e sinc ronismo para que el transmisor envíe solo ocho bits de i nformación a la vez. En primer lugar s e util iza un reloj de lOOHz tanto en el tran s misor c o mo en el receptor, e s t e r eloj va al 74LS165 y además va a l c on t ador (74LS93) para que solo c uente ocho impulsos de reloj , los cuales son utilizados para sacar los ocho bits en serie del registro ; este arreg lo se logra con el contador y el monosto.blo n egativo, el c t;cil. (74 LS123) este va a la encrc1da se utili za p ara que de un impulso del SHIFT/LOAD de l regi stro 74LS165, cargue c.::ido. ocl10 impulsos cie re.i.oj la s igui ent e palabra d e información. 24 Es ca se lo4Ld ~p~eciar con el sigui en ce diagrama de tiempo. (FIGURA - 8) Ver FIGüR.:.. - 2 . DIAGRAMA DE TIEMPOS Pulsos de desplazamiento J~ fil f7 / ¡ r7¡ ~I ~LJI ~ ~ I LJL_JLJLJ LJLJ ILJl 1 2 3 4 5 6 7 8 En el pulso 8 se da la transición de O a 1 y activa al monostable. Reloj l00Hz Tiempo l0ms - Considerando los pulsos 8 y 9 9 FIGURA -8. RELOJ MONOSTABLE ( 1) MONOSTABLE ( 2) 1 o 1 2Q o 2Q 1 o 8 l0ps n _ ___ J ; 9 l Gms 25 AL SHIFT/LOAD (74LS165) AL PIN 11 DEL 74LS373(LATCH) N 6) PO • 2 ·---~· :3 R (::,c .... AL Pil'-l e .--= • DEL Sss : - . Cl- • • :3 1.,:;¡ r:;¡A 121 c;iB -8 ~ :1' c~C: ,;ic, ~:: 270k : ucc l E 0 p -F" >· 2701-< ', E 0 p -F· ~~T~ C*) AL L ACHT ( :37:.3 ) Pil'-1 .1. 1 • e:>< 1.4 R:xj,::>< '-=' 7 s .1.2 2Gt 2Q (*•) R>-C:/<:; :,<"~ ___ _________________ .....J A TE,::LADO 2 -,. __ }--l- L._ ___ - --' 74L'.::'0>::< ( *- ) 1220 Ut--lI'v'EP:3IDAD DOt--l 8c):3CO . ESCUELA DE ESTUDIOS TECr,JOLOGICOS. DEF'AF.:TA1'·1Et--JTO DE ELECTJ=;:OMICA • S.L z:e IC•ocutnent r, Jumber H FIGURA - B. 1D .= te: Januar•-~ 3J., J.894 !Shee t o-f' RE'-.,..' La s igu iente tabla pertenece a la FIGURA - 8. TABLA DEL 7 4 LS93 . COUNT QD QC QB QA o o o o o 1 o o o 1 2 o o 1 o 3 o o 1 1 4 o 1 o o 5 o 1 o 1 6 o 1 1 o 7 o 1 1 1 . - 8 ... . . --- -- 1 o ~ o. - .o Las tran s iciones 7 y 8 activan a l primer monostable . El primer monostable se utiliza como un tiempo de retardo para darle tiempo al re loj de dar el octavo pulso y para que el reg i stro P/S puede desplazar los ocho bits a l a salida , si esto se hace al registro solo desp lazaría 7 bits en serie ya que es te pulso del monostabl e se ocuparí a para ser introducido al pin SHIFT / LOAD del registro, por l o tanto es necesario hacer este retardo de lü µ s; como se ve en e l d i agrama de tiempo anterior, el monostable (1) dispara al monos t abl e (2) , este impulso es el que va al SHIFT / LOAD del registro P/S. Este dura l Oµ s, como se ve se da antes del pulso 9 de l reloj y a que este es el pr i mer pulso de desplazamiento de la siguiente palabra en serie. Con esto se l ogra qu e el registro este desplazando cada ocho pulso de reloj , los ocho bits de informac ión sin que se pierda a l g uno. 27 En i a ecapa d e recepción se r ecibirán los bits continuamente, aquí hay nec e s iciaci de utilizar un circ uito de sincronismo para que el recepcor capcure j uscamente l os ocho bits de información, debido a que los relo jes d e l transmisor y recepcor son diferente,aunque esta a la misma f r ec uenc ia . Este circui co de transmisión asincrónico todavía no se ha implementado. En l a etapa digital del receptor se ha considerado que la señal en serie recibida va a ser la siguiente: (FIGURA -9) 1 2 3 4 5 6 7 8 1 VACÍO o 1 1 o _J 1 o 1 1 o FIGURA -9 1 o 1 1 o j 1 o 1 o o LLENO SALIDAS DEL REGISTRO S/P QH QG QF QE QD QC QB LATOI 8D 70 60 so 40 30 20 74LS373 74 L~l4 7 1 2 3 4 s 6 7 VACÍO 1 1 1 1 1 1 1 Nl o 1 1 1 1 1 1 N2 o o 1 1 1 1 1 N3 (1 o o 1 1 1 1 N4 r, o o o 1 1 1 u NS o o o o o 1 1 N6 o o o o o o 1 N7 'J o o o o o o N8 o o o o o o o Este c uadro corresponde a la tigura -9. De ~c~er cio a estas se~ales en serie rec ibidas, se introducirán en e l r e c;¡ i s tro S/P y obtendn-c-rnos la palabra en paralelo del nivel correspo:1die,: t:.E:: . A con tirn.1ación una tabla que muestra como se van a estar leyendo los diferent es niveles . (FIGUR.i; - 10). (Ver FIGURA - C). 29 QA 10 8 1 1 1 1 1 1 1 1 o SALIDA 74LS 14 7 D e B A o o o o o o o 1 o o 1 o o o 1 1 o 1 o o o 1 o 1 o 1 1 o o l l l 1 o o o FIGURA - 10 "30 (>.) o 11 i 11 T CLR CLR ■ 1 8 EJ---fTRADA '=:ERIE. A 8 11 1 · 1 9 ,=R :, Ci./ - l 1. 2 1 e :3 c;iA 4 c;iH 7 1 _2_ E: 1 2 4 4 - '=' F : BI/ RBO - RBI : L T 74U::::47 \/CC ··0· · CJC: : ~ -(:: 1.C, 20 :::;:e, 4D se, ,:::::[, 7[> 8[> e:; 1. 1. 1. ·3 4 '=::t-~74L'=:::37:3 7 8 1. ---::. ·- · 1.4 1.7 1.:3 ::;;~ 1 -~::::::::::~ .... __ .,.·, __ .,.- ----------~, 2 5 E 9 1.2 1.5 i.e 1.9 1 1 T ODA'=:: L A:::: RE::::ISTEJ--~CIA:::: ::::Ot-~ DE 220 OHMIOS. 1_,:;¡ 21"~ :3,:;¡ 4,:;¡ SG1 ,=:e:;¡ 7(~ se:;¡ \/CC e:: ---l .:: j_ 74L Si47 H PRI/ "E:CD 5 4 3 2 j_ 1 :::: 1- 2 1 .:. l. 2 4 A A ·--........... 1 1 1 ---:,c)---'=2~---, -----­ ' -- -74L'=::04 A 8 ·---- J. ~:::::c_·,_=2~----, 1.------- 74L'=::04 A e 1 1 r------~_:x-,-=-2 -----, --~-- 74LS04 10 8 A ---- 1 • 1 L r)t~IC r;)1 • --~::c-:..___2 ------ - 74L'=::04 ¡----- C OMUJ---l 1 Jt--lI" ':::::F::3IC1A D DOt--l B OE-CO , C SC'_,:::::uc::¡ DE ESTUDIOS T ECNOL OGICOS - ,) EP-~,;::;:TAt-1El·-~TO DE ELEC:TPOt--lICA • Size · ( •-:,cu.n-=·t,t Hutnber A FIGURA ·=- Dat e- : , . .'" sa ,----,uat~ '.=c• 31., 1.994 !Sheet o-f' RE\..-' 3. 2. TRANSMISIÓN Y RECEPCIÓN DE DATOS DE MANEJO Y CONTROL DE NIVELES DEL TANQUE. Escél etapél de l p r oyecto es sobre el manejo y control independiente de cada uno d e las ELECTROVALVULAS . Para ello usamos un tec l ado de 12 salidas , de l as c uales so l o ocuparemos 4, de donde las dos primeras generan dos cód i gos diferen t es a través de un arreglo de c ompuertas NOT ( INVERSORAS 74LS05 ) y un 74LS147 que es un codificador de DECIMAL a BCD . La tercera tecla se usa como manejador del reloj de un r egistro de desplazamiento anular ; dicho registro desplaza un" 1 Lógi co " el cuál sirve para habilitar los "ENABLES "de los LATCH para hacerlos transparentes momentáneamente y lue go en for ma de memoria más p e r manentemente (en e l enable del Latch un "u n cero l ógico") La cuarta tec l a maneja 1-1nü compuerta ANO, cuyo proposit o es la de habilitar o d eshabilitar el ENADLE del l acch 741S37 3 , ya q u e est e es utilizado para mant ener una pa la br,'l de 8 bies , la cual es us a da para mantener la l ectura de u:i r:ivel de agua o ,~~. co!itr o l de una e lec tro v alvula, aun despues de la t r ans rnision (ver FIG.-01, pagi n a 3 5). Durante la Tx se debe de poner un 1 logico con el teclado p a ra habilitar el latch y un O logico justo antes de dejar de transmit ir , para que el enable tenga un O y quede en memoria el u lt i mo dato de t ransmision. En donde los dat os de salida del 74LS147 y las sa l idas d e l registro de anillo van aón reg i st ro paralelo/serie (74LS1G 5) . La salida s e ri e pasa a un XR2206 el c u a l proporcion a una salida FSK oe ac'..lerdo a los p u l s os d e control. Las especificaciones de esta FSK se dieron a n ter i orment e . Luego se introduce a u n radio (Walkie- Ta l kie) e l cual trasm i t e la seflal. Luego se tiene una etapa de recepción l a cual hay otra radi o (Walkie - Talkie) el cual env ía la seflal d un integrado XR2211 qu e e s un demod u lador de FSK r ecuperandose así los pulsos de concrol (en seri e ) c onvert ido~~ a p,,, ca lelo~, r_)o1· meciio de :_in 7 4LS164 cua l es q u e son regis t r o s/p) los -~]•' ~: ú.: ·" = ú ,r J :1 I} '-' ---.. ---.. ___ L_._,_ t'i: f- l)"I H ,., li.l ú. _J f f ~ ~1 ,r (~ 11 1 1 1;,1 11) : 1 LI •I _J 1 1 lJ 1- 1/1 \ fL w o ú •1 ú ~ -, ~ o f- _ _¡ l)J W_J ;~ei~ w ~f (t. ," , ii f- 1{1 H '-~ w li. [J 1.:1 l . 1/Í _) lJ f¡w 1---:1 1.ri 1J, (J2- U1I 1--· lJ ... , _¡ '' f:.J LJL1 ,:r Ll'I Hui :: li. J •T 1)"1 L.1 ~ .-, 1,1 1 r, r"'1 H 1_~ ,-, o· :J (i O H n :; ' w ;-;: ;:, 1•- r: .) 1 1 lu µ._ '+ [I ·!-' rr1 - 1 UI •-! r (TI Ul (O Gi n r¡ _J r0 rnHw ,1 m ~ º o.: (i) ·~ _I l;J -J -i \ ' f- CJ l . () 1 (J : LJ ,:, J11 H ,.., U 1-- ¡: u. ,.., r¡. liJ 2 5 uu l.J -,. H r. ·- lO 11 •l +' rr ,_I 1-· r l.J W 11 fü _.- .J ,.r ¡: Lj )/ fL '.i ::.: ·" lJ L1 _, w LJ (1 Q_ ,- ni D E UI u Q• ilJ ÚI l,J ,T .¡., ; ' ,, ·- -- .. -- .1~'-__ _ Jw¡ paran a l o e', l.ó 1· ,; ; : . El circuito de si ncronismo son los niveles a los anteriores . - Para comprender lo anterior explicado se ha planteado un diagrama d e bloques que se mos trara en la siguiente página, tomando en cuenta la FIG URA-11. Los datos de salida del 74LS147 llegan a un destino final que son 3 LATCH (74LS75) los cuales son hechos transparentes o como mernor::.as, De acuerdo a las necesidades que tengamos mediante el regist ro de ani llo que manejan los enables, dichos LATCHS dejarán pasar o retener 2 diferentes códigos en BCD, de los cuales 1 activará las electroválvu las y el otro las desactivará (Ver FIGURA D1) .- Los códigos que activan a las electroválvulas son comparado s c ua ndo 74LS85 donde las entradas Ao, Al, A2, A3 tendrán dicho código y l as e nt radas Bo, Bl , 82 , B3 tendrán un código fijo, igual a O logico que a l s e r ambos iguales la salida A= B se pone en alto (solo si la entrada A = B esta co11 un alto) , debe de observarse que entre la etapa digital y el maneJo de las electrovalvulas se ocuparan OPTOAISLADORES , los cuales son utilizados para separar dichas etapas, debido que se manejan corrientes mayores para las electrovalvulas y corrientes muy pequeñas para la etapa digital, El optoaislador que se usa es el 4N 32 , que es un arreglo Dar .l ington , el cual sea conectado de tal forma que al t ener un 1 o un O l ogico en su entrada pone un 1 o un O a su salida r espectivamente , dicha s alida va a la resistencia de base del transistor NPN 2N2222 , dicho estado pondrá en conducción a este transisto r que maneja en el colector un relé, el cuál al cerrarse da paso a lo s l :~ 0Vo c que habrá en el solenoide de la electroválvula. Podemo s d e c ir e ntonces que el código A como manejador y el código B fijo, Si el c óci iq o A es distinto a l código B, la salida l', = B se pone en BAJO ha c i c nclo qu e no condu~::ca e l transi stor, el c uál separa los contactos del relé y así cierra la electroválvula. (Ver FIGURA - D2). En Las tabla s siguientes se observa el comportamiento de los elementos usado s por separado y luego combinados . 3 L; v (.)1 ,,_}r::c: •-- s ~ ITI 1 21 Cm . CJ 1 51 CJ CJ Cl CJ A. ._L -~ •. ,) :3 111 /, L-,=,'""4"'Lc-='::::=ca:0=,== VA A EL Pil---1 i i DEL ':37:3 VIEME t.: s ---~ A : ~-:1--!AE:L E .1 B : t·NABl...E 2 C : , .. -NABL E :3 7 .<½L.•=;74 vcc f_ -r o PR D 6""]. ~,.º . CLk -1 I ¡ ,> CLk: <~ l CL ... E_ o 74L:374 ..1__ PR D > CLk: Q CL o > ~~-,/-../'----i ! 1 1 b PR D CU< CL o l l G1 22:0 _J_ ~ • .. _ ... ·ce (=: 8 A c~k ""' . .,, .... ·, .. _, ..... ~ A ----~ -,:; • L IL ~>:, <-- - _,,,.- t::- ~ 8 L....- ~3 7 E: ¡¡_;.:;_ ·-· 4 :3 r---- 2 - .1 1 vcc 74U::,0-~ 74LSi47 D e B A t: i--- !---a UNIVERSIDAD DON SOSCO. ESCUELA DE ESTUDIOS .TECNOLOGICOS. DEPARTAMEt..JTO DE ELECTF:OMICA. Size-!Documer,t Number A FIGURA - D1.. D a te: ,Januar:,,._¡ 31.., J..8El41Sheet o-f" RE'·.' 0J 6) A --i B -+- ~ :3 ,= ,:;i _t 1 1 (0: ~2 14 e:: - - 1---t: . . Di D2 D:3 :~-~iá ,:;i:--=: 10 ,:;i~ 11 c;,-4 :3 D - • El·IABLE i Ei'-IABLE c. E MABLE :::=: -;' D4 -~ - d·? --1 --:::, - ~ } (_. e,_ ...¡ >C:34 ,:;i4 1 :;:: IÓ 1 '- 1 ' 74L'=:7S 2_ Di :3 D2 E: 1 D:3 7 D4 ~ - ,-. 1--:::, ~;¡:;:34 (~1 1 1~:::: ,:;i l. <~2 c~2 ,:;i:~ 74L ~:7S 2 [>1 :~: [)2 ~ ; [:t :3 D4 ' 1~ ['. g~:¡ ,:;i 1 Gil t:;¡2 c:;¡2 ,:;i:::=: ,:~ :3 ,:;i4 c;,4 74L ::::;;75 OPT0AI::::LADOR 2 20 l. 2 1 1 ~~~ / ~ - 1 1 1 \..JC:C: J..D 1.2 1. ·-=- 1.S 8 1.1 1.4 1 AO Al. A2 A:3 80 81 8 .-:::, -~ LJ1. 83 ~ ¡ --~ =t1 ~~¡ ~~~ ~ \Jt_.,_. 0 0 0 0 74L=::::< 5 ECG :3 0:3 :3 \/CC E: s \lec 4 ,> 2G01 j f 1 0 0 0 0 ..1..0 J.__2_ 1 J._ ·-=· ,1..S 8 1.1 A0 Al A2 A :3 E:0 81 8'-:::, ) ! ) '. lJ ) .-,\ 1N4■04 ' 1 1 .. . · ; ¡ ; ! !- E.\. l 1 \ _./ 1.4 1 8:3 A < B -==­ a...--- :-=: .=ll8~~ \/r:=:c: A <: 8 A=8 H >B 74L :::::8S et L~./-./~-11 2 N 2222 1.001-< UNI1j EPSIDHD D CN BC-SCO. 1. 2 :3 ESCUELA D E ESTUDIO S T ECNOLOGICOS. DEFAi=;;:T.=ir-1E~-~TO DE ELECTF:OMICA. S i 2:e IC•ocumen t r,Jutnb er A FIGURA - D2 C a te: Mar-ch 1.0,_ .1884 IShee t o-f' a ,e RE1_.' 1 H X X X X X X H X X X X X X X X L !1 X X X X X X X L H n X X X X X L L H H S 6 H H X X X X X X X L L H H H H H H H H H Tabla del 74LS147 7 8 9 H H H X X L X L H L H H H H H H H H H H H H H H H H H H H H H H H SALIDAS D C B A H ;__, L H H H H H H H H H L H H H L L L L L H L H L L H H H H L L H H L H H H H L Estado inicial(*)l Desactivación de E.V.l de E.V.2. de E.V.3 NOTA: ( *) Estado que activa las electroválvulas. E.V.=Electroválvulas Los códigos l , 3 y 5 accivan !as eleccroválvu las. Lo s códigos 2 , 4 y ó desactivan las electrová l vulas. TABLA FUNCIONAL DEL 74LS74 SALIDAS PRE CLi~ CLK D Q Q L H X X H L H L X X L H ~ L L X X HÍ HÍ H H i H H L H H i L L H H H L X Qo Qo Co locando el ?REl(neg a do) con l os CL2(negado), CL3(negado) , CLÍ(negado) unidos y a ur: " O :.óqico " S l? gú r .:rntiza un 1 lógico en Q que es el dato a ser desplazado . ]7 COMPORTAMI ENTO DEL REGISTRO Pulso de -- - - -- -- control Ql Q2 Q3 Q4 - o 1 o o o 1 o 1 o o 2 o o 1 o 3 o o o 1 4 1 o o o l __ L 3 7-1 Estado inicial. Se habilita LATCH3, memoria 1 y 2. Se habilita LATCH2, memoria 1 y 3. Se habilita LATCHl, memoria 2 y 3. TABLA FUNCIONAL 7 4 LS75 D L H X ENTRADAS e H H L Q L H Qo Q H * L * Qo ENTRADAS DE COMPARACIÓN SALIDAS :'..: , :,¡ A3>B 3 X X X X X X A3:B 3 X X X X A3=B:: X ,\3:::BJ .'·. ! • i1'. X _: .. ~ e l<:' ·\: - !"' ! A3:S J .:-.1 · !': ,\.;·= ! '•- .-\:!::h .. .-\i :Ji ,\1,= H, : .-\. -: i , , · , ,_·, , _.:._:: -. :-: _.\ : -: ,~ '. :\ t:· :,,. A3=83 .:, ¡ _ H; ,";1 ,-:j .. * TRANSPAR ENTE ➔ MEMORIA .:..~ b X X X X X X X X ;,( X X X X X X X H L L H X X H H L L ENTRADAS A=B A>B A< B A=B X H L L X L H L X H L L X L H L X H L L X L H L X H L L X L H L L H L L L L H L H L L H L L L L L H H L PULSO DEL SALIDAS DEL REGISTRO SALIDA LATCH REGISTRO Ql Q2 Q3 Q4 ENTRADAS A ENTRADAS B A=B o 1 o o o Código 1 Código 1 H 1 o 1 o o Código 1 Código 1 H .L 2 ü o 1 u Código 1 Cód igo 1 H .L 3 o o o 1 Re t orno 4 l o o o Código 2 Código 1 L ~ 5 o 1 o o Código 3 Código 1 L 6 (\ V o 1 D Código 4 Código 1 L 7 1 o o ü 8 o 1 o o Código 1 Código 1 H Nota: CODIGO 1 Prirner dato de salida del 74LS147 ( estado inicial CODIGO 2 Segundo dato de salida del 74LS147 ( tecla 1) CODIGO 3 Tercer- da t o de salida del 74LS147 ( tecla 2) CODIGO 4 Cua rt o daca de salida de l 74LS147 (tecla 3) 39 HOJA DE CALCULO Para encontrar la resistencia de base que se utilizara en el manejo de las electrovalvulas, se medira la corriente que ocupa la bobina del rele, la cual sera la corriente de colector. Ibobina 20mA Ic Sabemos que : Ic = 200(Ib) Donde: - 200 es el Beta promedio de los transisitores. 20mA Ib 200(Ib) 20mA 200 100 A - Haciendo malla en transistor: -5 + Rb(lOO A) + 0.7 = O 5 - 0.7 Rb= ---------- 100 A Rb 43k 40 (Ecuacion-A) (Ecuacion-B) (Ecuacion-C) - Ic Bib 200(43 A) 8.6 rnA (Ecuacion-D) Con la R = 100k aseguramos que el transisitor este saturado con Vin +Sv con Vin = 0v. El diodo BE se polariza en inverza y se va a el corte, Para un caso critico en una entrad TTL. Ih = 40 A Vouthmin = 2.4V Con Vin +Sv (transistor saturado) Ic 5 - O 47k Vout 0v Con R 100k 5 - 0.7 le 100k 0.16 rnA 43 A 41 (Ecuacion-E) (Ecuacion-F) FSK MODULADOR - XR22 0 6 THE TIMING RESISTOR MODE 1 1 Fm Fs RlCl R2Cl 1 Fm lkHz (Ecuacion-G) l00k(l0nF) 1 Fs 2 . 5KHz (Ecuacion-H) 40K(l0nF) 1 Fo 1750Hz (Ecuacion-I) Re - XR22 11 DEMODULADOR DE FSK Fs + Fm 2 . SkHz + l KHz Fo 1750 (Ecuacion-J) 2 2 1 1 Co 22nF donde Ro Resistencia Variable Rl Cl Cf RoFo 2 6K (1750) Ro ( Fo /Fs - Fm) 26K(l750Hz/ 2.5KHz - lKHz) = 30K l0nF 2 . 20nF F Frecuencia de reloj utilizada l00Hz T=l0ms l. 44 l. 44 R (RA+ 2RB)Ct donde:RA =RB =R 42 l. 44 480K (3F)Ct 3(100Hz)0 . 0lµF CONCLUSIONES A través de la funcionalidad de este trabajo se ha comprobado la eficiencia e importancia de las comunicaciones digitales en aérea de la electrónica. - Uno de los métodos utilizados para modular la información digital antes de la transmisión consiste en la aplicación de las técnicas de FM, conocidas como MANIPULACIÓN POR FRECUENCIA, la cual es la base de este proyecto. La funcionalidad de esta técnica de modulación digital fue comprobada en el desarrollo este trabajo. La manipulación por frecuencia (Fsk), es el proceso en el cual frecuencia de una portadora (onda sinusoidal) es variada con los unos y ceros de la señal digital que se quiere trasmitir de un lugar a otro, a través de un medio de transmisión. Este medio puede ser un canal que puede consistir en un conductor simple, líneas telefónicas o aire, que puede requerir la transmisión a través de propiedades electromagnéticas (para el caso de este proyecto se uso como medio de transmisión el aire). La amplitud y la fase de la portadora de la señal FSK permanecen fijas, la cual es su característica principal de esta señal. El uso de dispositivos en su mayoría ya conocidos por nosotros, se han poco mas accesible la teoría básica del proyecto y ser trasmitido de igual forma a quien interese . 43 RECOMENDACIONES 1 - Como este proyecto tiene propósitos de uso en el area industrial o agrícola deben de tomarse en cuenta el tipo de flujo a suministrar como de igual importancia el medio por el cual va fluir( nos referimos a mangueras , cañerías , etc) . 2 - Se deja a criterio del interesado en implementar el proyecto el uso desde 1 a 5 electroválvulas , por medio de 5 códigos de activación y cinco códigos de desactivación tomando los 10 datos que proporciona el IC74LS147 usando con ellas 9 teclas , ya que el primer dato de dicho integrado en todas en altos (H) , se pude así tomar este dato como primer código de activación . 3 - Si se desea usar más de 5 electroválvulas se pueden usar dispositivos que proporcionen más de 10 códigos de salida , por ejemplo contadores de O a 15 74ls193) , y si se quieren varias pueden ser usadas las salidas Q como activación y las salidas Q (negado) como desactivación , teniendo una forma de comparación similar a la presentad en este proyecto . 4- Si no se disponen electroválvulas de llOVac , sino que con 12 Vdc , 24Vdc , etc , pueden adaptarse a otras fuentes que les proporcione el voltaje necesario , también queda a opción el uso de otros transistores , diodos o relé es la parte de manejo de las electroválvulas . 5- En la modulación digital se usa la FSK, puede usarse también , PSK, ASK u otra que se considere de mejor manejo . 44 APÉNDICE El propósito de este apartado es el de familiarizar al lector con los términos técnicos más utilizados en este documento . COMPUERTAS LÓGICAS CONSTANTES Y VARIABLES BOOLEANAS. El álgebra booleana difiere del álgebra ordinaria en que las constantes y variables booleanas solo pueden tener dos posibles valores, O o bien l.Una variable booleana es una cantidad que puede,en diferentes ocasiones, ser igual a O o bien a l. Dichas variables se emplean con frecuencia para representar el nivel de voltaje presente en un alambre o en las terminales de entrada y salida de un circuito. Por ejemplo, en cierto sistema digital el valor booleano de O podría asignarse a cualquier voltaje en el intervalo de O a 0.8V, en tanto que el valor booleano de 1 podría ser asignado a cualquier voltaje en el ámbito de 2 a 5 V. Así pues, el O y el 1 booleanos no representan números en realidad, sino que en realidad representan el estado de una variable de voltaje o bien lo que se conoce como nivel lógico. Se dice que un voltaje en un circuito digital se encuentra en el nivel lógico O o bien en el 1, según su valor numérico real. En el campo de ·1a lógica digital se emplean otros términos como sinónimos de O y l. 45 Algunos de los más comunes se representa en la siguiente tabla: O LÓGICO Espacio Falso Desactivado Alto No Interruptor abierto 1 LÓGICO Marca Verdadero Activado Bajo Si interruptor cerrado El álgebra booleana se utiliza para expresar los efectos de los diferentes circuitos digitales sobre las entradas lógicas y para manipular variables lógicas con el objeto de determinar el mejor método de ejecución de cierta función de un circuito. En lo sucesivo emplearemos símbolos alfabéticos para representar las variables lógicas. En el álgebra booleana no hay fracciones, decimales, números negativos, raíces cuadradas, logaritmos, números imaginarios, etc. De hecho en el álgebra booleana solo existen tres operaciones básicas: l. Adición lógica, llamada también adición OR.El símbolo de esta operación símbolo es el signo mas (+). 2. Multiplicación lógica, denominada asimismo multiplicación AND. El común de esta operación es el signo de multiplicación (.). 3. Complementación o inversión lógica, denominada operación NOT. El simbolo de esta operación es la barra elevada (-). 46 LA OPERACIÓN OR Es un circuito digital la compuerta OR es un circuito que tiene dos o mas entradas y cuya salida es igual a la suma OR de las entradas. La figura que se muestra en la siguiente página, el diseño de una compuerta OR de dos entradas. Las dos entradas A y B son niveles de voltaje lógicos y la salida (o resultado) x es un nivel de voltaje lógico cuyo valor es el resultado de la adición OR de A y B; esto es, x=A+B. En otras palabras, la compuerta OR opera de tal forma que su salida sea ALTA (HIGH, nivel lógico 1) si la entrada A,B o ambas están en el nivel lógico l . La salida de la compuerta OR será BAJA (LOW,nivel lógico O) si todas sus entradas están en el nivel lógico O. Esta misma idea puede ampliarse a mas de dos entradas . Este caso es planteado en la figura de la siguiente página (FIGURA- E). LA OPERACIÓN AND En esta expresión el signo ( . ) representa la operación booleana de la multiplicación AND, cuyas reglas se dan en la tabla de verdad que se muestra en la página siguiente (FIGURA-F). Al observar la tabla, se advierte que la multiplicación AND es exactamente la misma que la multiplicación ordinaria. Siempre que A o B sean cero, su producto es cero; cuando A y B son 1, su producto es l. Por lo tanto, podemos decir que la operación AND el resultado ser 1 sólo si todas las entradas son 1; en todos los otros casos será el resultado CERO. Al igual en la FIGURA - F se muestra la representación de la compuerta AND . La multiplicación para más de 2 entrada siempre funcionamiento planteada anteriormente . cumple la lógica de Se debe de tomar en cuenta que una salida pasará a ALTO, solo cuando todas las entradas est én en ALTO. 47 OPERACIÓN NOT La operación NOT difiere de las operaciones OR y AND en que ésta pude efectuarse con una sola variable de entrada. La operaci6n NOT se conoce asimismo como INVERSIÓN o COMPLEMENTACION estos términos se utilizarán como sinónimos en cualquier planeamiento. En la FIGURA - G se muestra el símbolo de un circuito NOT, como además se muestra su tabla de funcionamiento, en la cual se reafirma que es una compuerta que cambia o niega su entrada (si fuera 1 lógico, la NOT sacaría un O lógico). FLIP - FLOP Es un dispositivo que incide en "DOS DIFERENTES ESTADOS ESTABLES". En forma más sencilla este consiste de 2 amplificadores inversores interconectados, tal como se muestra en la FIGURA -H. TIPOS DE FLIP - FLOP Un circuito integrado que desempeña las funciones de un flip - flop tiene una circuiteria externa no tan sencilla como la mostrada en la FIGURA - H, por tal forma existen 4 tipos de flip- flop, entre los cuales tenemos: RS, D, T y JK. Siendo este último al cual enfocaremos nuestra explicación por ser el empleado en este proyecto. Este puede ser con transición positivo o negativa. 48 -h.. ..__D C:t 8 ,: ·OMPUERTA O R : ,R DE DO::;:, Et-JTRADA:::, • ,:,R [,E TRE·::::, Et-~TRADAS. -:o .fi----- x =A+B ~l ------,_,o_L L __ ..,,.,.,,-- 74L~-02 - 2 .'.4 ---,_>=,J_ H ·-=< ¡ / B ·- ,' _ _- r- · .::_ 74L,::::,02 x =A+B+•: : A 8 x = A+ 8 A 8 e: 1 ><= A-+-8+<: : 0 0 0 0 0 0 0 0 1 1 0 0 1 1 i 0 1 0 1 0 1 i i 1 0 1 1 1 1 0 0 1 i 0 1 1 TABLA DE \./ERDAD. i 1 0 i A 1 i i 1 TABLA [,E \./EDAD FIGURA - E. COMPUERTA It-~\/ ER'::::ORA. (t--!OT:, A -_J_r-------_-::,,:,_g_ B L;;;:'=,04 rk 1. , FIGURA - G. A 8 2 A 0 0 i 1 C ( 'MP UERTA At--!D A~ i: , DE D O S ENTR.ADA::::, At--!D DE TRE:::::, ENTRADAS . ~ x =AB -· ---~ .... °) :3 ____ / , A B e:: ~ A ,_ x =ABC ) 1. 2 / .' 4L:.=88 74LS1i E: :--'.=AB A 8 e: x=ABC Q 0 0 0 0 0 1 0 0 0 1 0 c.::1 0 0 1 0 0 1 1 0 1 1 0 1 0 0 0 1 0 i 0 1 1 0 0 1 1 i 1 TABL;:.:.; DE '•.i ERDAD TABLA DE 1./ ERDAD FIGURA - F ur,JI'-'ERSIC-AC, C·CN s o sco . ESCUELA DE ESTUDIOS TECNOLOGICOS. DEFA ¡::;:TAME~-..!TO DE ELECTPO~-..!ICA • S 1. 2:elDocurnent Number ~ FIGURAS - E -F - ~- C· s te: Decetnber 11._, .1993!She·et o-f' IRE'·-·' ..h (!) l . ~ ,:;¡ FLIP-FLOP RC:i <_ ·- < RB2 RBi ■ ¡,"~/ 1 1 ' N i . r i r F:ii 1 I Ri2 Ii ~-'~:=e= 1 < F':C2 <: / ·1 ;i - 1 t-:' (~2 I2 FIGURA - · H. --1,. ie FLIP - FLC!P ._Tk ._T Q k Q r3 A J5 1_4 74L,:::713 UNI'·_.'ERSIDAD DCN BC•SCC•. ESCUELA DE ESTUDIOS TECNOLOGICOS. DEFA~:TA1'·1E NTO DE ELEr=:TPO~-IICA • Si ::::e !Documen t Number A FIGURA - H. Da t e: December .11-~ J.8831Sheet o-f' RE'·.J CONTADORES Existen varios circuitos integrados contadores asincrónicos TTL y CMOS Uno de los más populares es el TTL 7493 y su equivalente lógico, el 74293. En el anexo se presenta la hoja de datos de este integrado. Al examinar este diagrama podemos asegurar los siguientes puntos: 1- El 7493 contiene cuatro FF JK con las salidas Qo, Ql, Q2 ,Q3 (en lugar de A BCD). Cada flip flop tiene una entrada CP (pulsación del cronómetro, que es simplemente otro nombre de la entrada CLK). Las entradas del cronómetro Qo y Ql marcadas como CPo (negado) y CPl (negado), respectivamente, son externamente accesibles. Las barras de inversión sobre estas entradas se utilizan para indicar que actúan como en una transición de alto a bajo. 2- Cada FF tiene una entrada DC clear, CD, CD conectadas a la salida de un compuerta NAND de dos entradas . Las entradas de NAND son MRl y MR2, donde MR significa reposición maestra. 3- Los FF Ql, Q2, Q3 ya están conectados como un contador de pulso de tres bits. El FF Qo no está conectado a nada en el interior. Esto permite conectar QO a Ql para poder formar un contador de 4 bits o bien utilizar Qo por separado. 4- Los FF se disponen en el orden contrario al que se ha venido utilizando en los diagramas de contadores; es decir Qo es LSB y Q3 es MSB. 50 REGISTROS Los diversos tipos de registros se pueden clasificar de acuerdo con la forma con la cual se pude ingresar datos en el registro para su almacenamiento y con la forma en la cual los datos se sacan del registro. clasificaciones se en listan a continuación. 1- Entrada y salida en paralelo 2- Entrada y salida en serie 3- Entrada en paralelo y salida en serie 4- Entrada serie y salida paralelo Las di versas Cada uno de estos tipos se encuentra en a disposición en forma de IC de modo que un diseñador lógico pueda encontrar generalmente con exactitud lo que se necesita en una aplicación determinada. El 74165, registro de ocho bits se muestra en el anexo (Hoja de datos). En realidad tiene ambas entradas de datos en serie vía Ds entrada de datos en paralelo vía Do - D7. Las únicas salidas accesibles del FF son Qh y Qh (negado) Nótese que los FF son del tipo SR con cronómetro (el mismo que el SC con cronómetro) que responde a las TSN en sus entradas de reloj, cada · FF tiene entradas asincrónicas, PRESENT y CLEAR que se utilizan para entrada de datos en paralelo. Nótese que hay dos entradas de cronómetro CLOCK INHIBIDO y CLOCK, cualquiera de las cuales se puede ampliar para producir la operación del corrimiento. El diagrama lógico de la unidad 74LS164 se encuentran en la hoja de datos. 51 Se trata de un registro de cambio de ocho bits con cada salida del FF externamente accesible . En vez de una sola entrada serie , una compuerta AND combina las entradas A y B para producir la entrada serie en el FF Qo . La operación de cambio ocurre en la transiciones pos.it.ivas de las entradas del cronómetro CP . La entrada CLEAR ofrece una refijación asincrónica de todos los FF en un nivel bajo . 52 WILLIAM SINNEMA WAYNE TOMASI CHERYL TOMASI WAYNE TOMASI - RONALD TOCCI - LAB VOLT BIBLIOGRAFIA "COMUNICACIONES DIGITALES,ANALOGAS Y DE DATOS". (Segunda Edicion) New Jersey, englewood Cliffs 07632 Año 1986 . "MANUAL DE LABORATORIOS SISTEMA DE COMUNICACION ELECTRONICA" . "FUNDAMENTOS A TRAVEZ DEL AVANCE" . 53 Englewood Cliffs. Año 1991 "SISTEMA DE COMUNICACION ELECTRONICA". Tercera edicion.Año 1989 . SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES . Tercera Edición . Prentice Hall hispanoamericana. Año 1987 . PRACTICAS DE MODULACION DIGITAL . ;\.NEXOS XR-2206 Monolithic Function Generator GENERAL DESCRIPTIOH The XR-2206 is I monolithic lunction ~ator int~ grated circuí t CIIPlble of produclng high quality sine. SQuare, triangle. r-P. 8nd pul,e w-forms of high-stabilitV and 11CCUracy. The outl>Ut waveforrns can be both arnl)litude and frec¡uency rnodulated by an externa! voltage. Freciuencv of ooeration car, be selected extern;,llv ~ a range of Q.01 Hz 10 more than 1 MHz. The circvit is ideally suited for communications, instru­ mer11a1ion, and function generator aoplications reciuiring sinusoidal tone, AM. FM. or FSK ~ation. lt has a typical drift SPeCilication of 20 oom/°C. The oscillator freciuencv can be linearly sweot over a 2000:1 frequency range . with an externa! control voltage , having a ve,y small affect on distor1ion. FEATURES Low-Sine Wavf:! Distortion Excellent Temoerature Stabilitv Wid~ Sweeo Ranoe Low-Supply Sensitivity Linear Amplitude Modulation TTL Comoatihle FSK Controls Wide Supply Range Adjustable Ouw Cycle APPLICATIONS Wavelorm Generation Sweeo Generation AM/FM Generation V íF Conversion FSK Generation Phase-Locked Loons (VCOl ABSOLUTE MAXIMUM RATINGS Power Suootv Power 01ssioation Oerate Above 25° C Total Timinp C11rr~ri t Stor a(le T emoerature .5%. Tyr,ical 20 ppm / °C. Tyo,cal 2000:1. Tvnical 0.01%V. Typical 10V to 26V 1% 1099% 26V 750 mW 5 mW/°C 6mA -65°C to +150°C FUNCTIONAL BLOCK DIAGRAM AM INPUT -o,,- OVTPUT MUlT OIJT •Vcc TIMIC: CAPACITOR L í TIMING RESISTORS L OROERING INFORMATION P~rt Number XR-2206M XR-2206N XR-2206P XR-2206CN XR-2206CP ~clcage Ceramic Ceramic Plastic CP.ramic Plastic SYSTEM DESCRIPTION 7 sY"""éTRY /lD.J. J 7 WAVEFOAM /lD.J. J GROUNO SYNC OUTPUT 8YPA$S FSK INPUT ()peratina Temperature .55•c to +125ºc o·c 10 +10°c oºc 'º +10°c oºc 10 +70°C oºc 10 +7oºc Thf! XR-2206 is comprised of tour functional blocks; a vol1;,ge-con1rolled oscillator (VCO), an analog multiPlier and sine-shaper; a unitv gain buffer amptifier; and a set of cvrrent switches. Tho? VCQ actually produces an OUtPUt frequency porPOr­ t1onal to an input curren{. which is produced by a resistor from the timing terminals to ground. The current switches route one of the uming pins cvrrent to the veo controlled bv an FSK inout pin. to oroduce an outPUt !reciuencv. With IWO tim1ng p1ns. IWO d·iscrete OUIPUt lrequencies can be indeoendently Produced for FSK Generation Aoptications. 'r' EX/.IR lnt"9ra1ed Systems, lnc . . 750 Palomar Avenue. Sunnyvale. CA 94086 • (408) 732-7970 • 1WX 910-339-9233 Fl(;lJRE 7-19 S~lic:ation sheet for XR-2206 monolilhic íunction generalor. (Courtesy oí F.XA R Corporation. l XR-2206 ELECTRICAL CHARACTERlmCS Tnt Conditions: Test Circuu ot Figure 1, v• • 12V. TA• 25•. C • 0.01 µF. A, • 100 kO, f½ • 10 itO, A3 • 25 k0 ,,n1es.s otnerw,se soecified. Si ooen tor trianqle. closed tor sine wave. XR-2206M XR•2206C 1 PARAMETER MIN. TYP. MAX. MIN. TYP. 1 MAX. UNIT CONDITIONS GENERAi. CHARACTERISTCS Sino•• Su001v vo1,_,,. 10 215 10 215 V Soht•Suoolv V0ltaQe :5 :13 •15 ,t3 V Su001v Current 12 17 14 20 mA R¡>tOkn osc:;..:.,,:;~:11=t set-r10N M,ax. ~c•aung ==reauencv 0.5 1 0.5 1 MHz C• IOOOpF, R¡ • I k!l l.~ :>ra~ical Freouencv 0.01 0.01 Hz c-50 .. F . R¡ •2Mn ;::,eauencv Att "Jrl!tCV :l :4 :2 %el 10 10 • 1/R¡C T~oerature Staoilitv : 10 : 50 :20 comrc etc< TA< 1s•c. R¡ •R:z•20k!l Svoclv Sens1tivitv 0 .01 0.1 0 .01 %/V V1.ow • 10V. VHIGH • 20V. R¡ •R:z•20k!l Sweeo M .1nge 1000:1 2000:1 2000:1 fH - ' 1. IH • R1 • 1 kn f1.@R1 •2M!l S~l..F'"'88f"l[Y 10:1Sweeo 2 2 % '1. • 1 kHz . 'H • 10 kHz 1 000 : 1 Sweeo 8 8 % ' 1. • 100 Hz,,,..• 100 kHz F~A :Jitton,on 0.1 0.1 % % l O% Oeviation rtec:,~m~noed Timinq C.;m=orenu ;~~1~9. CaOICitor : e 0.001 100 0.001 100 .. ~ See Fiqure 4. Il~ing_~~sia,s: M¡ & i'l2 1 2000 1 2000 kn Trian; Je Sine W1ve Outcut See Note 1 . Figure 2. Triang~ AmoHtuae 160 160 mV/k n Figure 1. S1 Open :;__l"e 'N~e Arnolüuae 4() 60 80 60 mV/k!l Figure 1 . S¡ CIO>-<> Outcut lmoed•nce 600 600 n Tri•nq•• Line:ar1tv 1 1 % Amolitude Stabil itv 0 .5 0 .5 d8 Forl000:1 S..-0 Sine WaY'I ~mol itvde Stabilitv 4800 4800 pgm/°C See Note 2. Sine 'Nave Oistortion Witnout Adjunment 2.5 2.5 " R¡•30k!l Witn Adiustrnent 0.4 1.0 0.5 1.5 " $ee Figures 6 •nd 7. ~mclitUO• Modulation 1 nout I moclance 50 100 50 100 kn Modulation Aanqe 100 100 " C.arrier :.uOQt-..;on 55 55 d8 Linaritv 2 2 " For 95" rnodulation SQu1r•Wati1e OutPUt Amolirude 12 12 Ve>-<> -rwl ., P-,n 11. Ri,e Time 250 250 """' C¡_ • 10 pF ·Fall Til'l'W 50 50 ,,_ C¡_ • 10 pF -S.tur1t1on VOIQQII 0.2 0 .4 0.2 0.8 V \._ • 2 mA "\....ucaoe Current 0.1 20 0.1 100 ,.A V11 • 28V FSIC X:1tV1nQ IJWI (Pin 9) o.a 1.4 2.4 0.8 1.4 ~ V SN .ction on circuit c:ontroU Referenc• Bvc:.n Volta;e 2.9 3.1 13 2.5 ~ 3 3.5 V Meaurwl-, Pin 10. \Hooo 1: Outt>UI amolltUO. is dlr9CtlV p,ooortJonel to tne rwsistance , RJ, on Pin 3. Seo Fógure 2. Non 2:: F0< rn..aximum a.molltUCS• staeil itv , ~ S"OUld oe • 00sitM t.,..,..,,..arut9 coeffk:ient r....u>r. FIGURE 7- 19 (continu~d) 1 1 i Figuro 1: Bnic Tm CircuiL ",••to Figure 2: Output Amplitud• u a Function of th• RHittor, R3. at Pin 3. Fi9un 3: Supply Curren! venus Supply Voltave. Timing. R. o 1-M 1 .., Figuro 4: R ••nu• 0..:illation Frequency. .. ,, DCWll.f.llOl..tT,_, Figure 5: Normalizod Out¡,ut Amplitud• vomu DC Bias at AM Input (Pin 1 ). l f~&:ol-.- Ol'SlOlllnDfll•fM"II r i . ~ :--- ~ ,., Figure 6: Trimmod Distortion versus Timing Resistor. l • ~ ~ . ! . " ..,.11 1 "orn•••--• •l • 1••11 / / / Figuro 7: Sine Wawe Distonion wenus Opuating Frequency with Timing Capaclton Variod. l ' l--'-->.-l-+--1-==.C\--l i f ~-~ Figura 8: Frequ1nc:y Driit venus T1mperatu..._ FIGURE 7-19 (continuedl c:: .6 .,, XR-2206 -•~ - 'C _,. e-•' 1- •¡.• n .. ¡ L.. ' t Figure 9: Circuit Connection for Frequancy Sweep. Figure 10: Circuit for Sine wa .. Ganeration without Externa! Adjustment. (S .. Figure 2 for Choice of R3.) Figure 11: Circuit to, Sine Wne Generation with Mínimum Harmonic Oinortion. (R3 Oetermine, OutpUt Swin9: The XR-2206 can be oPerated with two separate timing resistor:,. A1 and A2. connected ro the timing Pin 7 and 8 , reSPectivelv. as shown in Figure 12. Deoending on the polaritv ol the l09ic siqnal at Pin 9, either one or the other of these timing rl!Sistors is activated. lf Pin 9 is open­ circuited or connected to a bias voltage >2V, ontv R1 is activated. Similarlv. il the voltage level at Pin 9 is <:1V, only R2 is activared . Thus , the outpur frequency can be keyed between two levels , 11 and 12 , as: For SPlit-sunply oneration . the keying voltage at Pin 9 is referenced to v-. Output DC Lovol Control: The de level at the nutput (Pin 2) is approximately 11,e same as the dr. bias at Pin 3. In Figures 10, 11 and 12. Pin 3 is biased midwav b!,twren v+ and ground, to give an output de level of "'V+ 12. APPLICATIONS INFORMATION Sine W1Ye Generation Without Externa! Adjustment: Figure 10 shows the circuí! connection for generatiñg a sinusoidal outout from the XR-2206. The potentiometer. R1 at Pin 7. provides rhe desired frequencv tuning. The maximum output swing is greater than v+/2, and rhP. typical di~tortion (THDI is <2.5%. lf lower sine wave distortion is desired . additional adjus1ments can be provided as described in the lollowing section. The circuit of Figure 10 can be converted to solit-supply operation. simply by replacing ali ground connections with v·. Fer si,lit-supply operation , R3 can be directlyconnected to groond. XR-2206 '. With Externa! Adfustmmt: The harmonic content of sinusoidal OUtPUt can be reduced ro "'0.5% by additional adjustments as shown in Figure 11. The potentiometer . AA, adjusts the sine-shaoing resistor . and íla provides the fine adjustment far rhe waveform symmetrv. The adjustment procedure is as follows: 1. Set Rs at midpoint. and adjust RA for mínimum dístortion. 2. With RA set as above , adjust Rs to further reduce distort ion. Triangle Wave Generation The circuits of Figures 10 and 11 can be converted to triangle wave generation , t,y simply or,en-circuiting Pin 13 and 14 (i.e .. s1 ooenl. Amplitude of the triangle is approxi• mately twice 1he sine wavP. 011tnut. FSK Generation Figure 12 shows the circuit connection for sinusoidal FSK signa! oPeration . Mark and sPace freouencies can be inde­ pendentlv adjusted, by the choice of timing resistors . R1 and R2 : rhe output is phase-continuous during transitions. The keving signa! is aPolied to Pin 9. The circuit can he converted to sPlit-supply operation by simply replacing ground with v-. Pulse 1nd Ramp Generation Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation . the FSK keying ter­ minal (Pin 9) is shorted to the SQuare-wave outout (Pin 11). and the circuit automatically frequencv-shlft kevs itself between two separate frequencies during the positive~oing and negative-going output waveforms. The pulse width and dutv cycle can be adjusted from 1% to 99%, bv the choice of R1 and A2. The values of R¡ and R2 should be in the range of 1 k íl to 2 Míl. FIGURE 7- 19 lcn11ti1111ed1 ¡. XR-2206 PRINCIPLES OF OPERATION 01111:riotian af Controls Frequencv of O!Mrstion: -;-:-,., ··eouencv ot osc!llation. t0 • is :::e,erm,neo ov tne ~•terna1 tim,ng ca0aci1or. C. across Pin 5 ano 6. ana by me :im,ng resistor. R. connected ro e11rier ?in 7 or 8. The fre• ,Juencv is given as: 1 t0 -~ Hz ;r.c ::an :,e adjusteo bV varv,ng eitrier -~ =ir C. The recom­ --~:,aE{l values et A. fer a given freouenc-1 range. are shown . ~ ;: =,;ure 4. Temoerature stability is :>Oti'"""l~m ~ar 4 ic: n < ~ < 200 1( n. RecommenOed values of C ir~ 'rom 1000 ;,F :o i ·N uF. Fr~quency SwNP and Modul1tion: ~ .. ~ uencv ot oscillarion is orooor-:ional :o -:ne total timing ::..rr~nt, Ir, drawn trom Pin 7 or 8: 3201,- !mA) • • =-------- HZ ' C \µFI 7';ming terminals (Pin 7 ar 8) are low-im=edance points. ar-e :3re inte:-nally biase~ at •3V. wit :i .--es =e~! to ?in 12. .=re-=,.;encv varies tinearly witn IT, ~v':?:" a ·.vid e range of -:ur:-ent values. from 1 µ.A ca 3 mA . 7:--.a frea uencv can ~~ ::;ntrolled bv aoplying a -:ontrol ,c ·:a;e . Ve, to rhe ~=~:-,-a:e-::1 :iming 01n as shown in Figur.:;; 7r-~ •-- ':?::u~ncv of :s.: :? 1at :on is relate~ :o Ve as: EQUIVALENT SCHEMATIC DIAGRAM 1 R V,- t • - , .. -(1- -:r- :-:: RC i'c ~ .. -e Ve •S in YOltS. The YOltage•tO•lrequency con,,,..nion ga,n. K. is 91ven as : < • auav,. • - 'J. 32 ;.;,¡v -- ~~e CHJTTON: Far saf& ooera11on 'Jf tne circu,t. IT snou,o ce limitea to ..;3 mA. /OutPUt Amplituda: Maximum outout amolitucte ;s inver~ely orooort1ona1 ro :he externa! resistor . R3, connecreo to P;n J lsee Figure 21. For sine wave outout. 3moIituce -s aooroximdtely SO mV peait oer ~n of r13; far :riangIe_ :rie :.,eaK .Jmolituoe is aooroxi~ matelv 160 mV oea< ~er < n Jf ~3. Thus. lar examo1e . R3 • 50 1(. n ·,voulo oroouce 3ccr:)x1mJtely .!:JV sinusoioal ou:out amo1ituce. Amplitud• Modulation : Outout amotituae can oe mccula,'Y.l !:>Y aooly,ng a oc ::i,as and a mooulating signal to ? in l. Ir.e internal im cedance Jt ?in l is aooroximately ioo -: n. Outout amotituce var ies linearIv witn n,e aootied 11ottage a~ Pin 1. ~o r 11atues oi =:: bias at :nis oin. witnin =4. volts of v•/2 1s shown in i= 1gu:e S. As ~his :lias le11et aooroacnes V • ; 2,_ the ::mase of tne outout signal is reversed. and :rie amolituoe 11oes tnrougn zero . Tnis ;:,rcoertv is suitaole for onase -shift (eving anc sucoressed-carrier AM generat ic n . Total ovnamic range :Jf amolitude modulation is aoorox 1~ately ~5 d8. CACTJOl'V: AM -:0,..7:0! ~.;s¡ ::~ ;5~1 :n ::Jn1:,n:: .:i~ .'/,:~ a we!l-re-;uIate".l suooiy. since :~e ~uto~t a/'7'\C:1::...ce ncw :lec:Jr.:'?s a fu nct ion of v+_ FIGURE 7-19 (continued) · 59 i XR-2211I FSK Demodulator / Tone Decoder GENERAL DESCRIPTION FUNCTIONAL BLOCK DIAGRAM The XR -2211 is a monolithic phase-locked loop (PLL) sy51em esper.ially designed lor data cornmunications. lt is oarticularly well suited lor FSK modem aoolications. lt operates over a wide suooly voltage range of 4.5 to 20 V and a wide freauency range ol 0 .01 Hz to 300 kHz. lt can accommodate analog signals between 2 mV and 3 V . and can interfar.e with conventional DTL. TTL. and EeL -logic families. The circuit consists of a l>asic PL L for tracking an input signa! within the oass band. a ouadrature phase detec• tor which rrovides carrie, detection. and an FSK voltage cumoar;nor which provides FSI< demodulation. Ex1ernal com oonents are used to indeoendently set center frequency. bandwidth. and output delay. An interna! voltage relerence pror.ortional to the power supply provides ratio metric OPP.fation far low system performance variations with powe.r supoly changes . l h t: X H 2? 11 1!,, ;1 v;1 i l. 1!ih• i n 14 pin OTL cpr;imir, ur n l.1sti<.: ¡,,1r t.. ;1gcs so1 :c ; l1 r d lu r cnrninerc ial o r rnilitary te rnpe1ature 1 r.1nrws. FEATURES Wi d~ F reauencv Rang':! Wide Suoply Vo lt¡¡ge Range OTLITT L/EeL Logic Comoat ibilil y 0 .01 Hz 10 300 kHz 4 .5 V to 20 V FSK Oemodulation . with Carrier Oetection Wide Oynamic Range 2 m V lo 3 V rms Adjustable Trading Range (±1% to ±80%1 Exceltent Temo. Stability 20 ppmfe . lYD . APPLICATIONS •Vcc INPUT LOCK OETECT FILTEA GROUND í LOCK O OETECT QUTPUTS 0 L DATA OUTPUT ORDERING INFORMATION Part Number Package X R-221 lM Ceramic XR-2211CN eeramic XR-221 leP Plastic XR-2211 N Ceramic XR-n11P Plastic SYSTEM OESCRIPTION 7 TIMING CAPACITOR J TIMING RESISTOR LOOP DET OUT RE• VOLTAGE OUT NC rsK COMP INPUT Operating Tomporaturo -55°C 10 -1- 125•c 0° e to • 75ºe 0° e to • 75°C -40°C to+ 85°C -40°C to+ 85°e i FSK OemodulaIion ¡, .. Data Svnchronization j Tone Oecoding The main PLL with in the X R- 2211 is constructed from an input oreamplifier . analog multiplier used as a phase detec• tor. and a precision voltage controlled oscillator (VCOl. The preamolifier is used as a limiter such that input signals above typically 2MV RMS are amplified to a constant high level signal. The multipling-type phase detector acts as a digital exclusive or gate. lts output (unfiltered) produces sum and difference frequencies of the input and the VCO output, f input + f inout (2 f input) and f input . f input (O Hzl when the phase detector output to remove the "sum" frequency componen! while passing the dilference (OC) componen! to drive the veo. The VeO is actually a current controlled oscillator with its nominal input current (fol set by a resistor (Rol to ground and its driving curren! with a resistor (A 1) fram the phase detector. ! FM Oetection Carrier Oetection ABSOLUTE MAXIMUM RATINGS Power Supply Input Signa! Leve! 20 V . 3 V rms Power Oissioation The orher sections o f the XR-2211 act to : determine if the Ceramic Package 750 mW veo is driven above or below the center freQuency (FSK Derate above TA • +25°C 6 mVfC comparator); produced bath active !l igh and active low out• ¡ Plastic Package 625 mW puts to indicate when the main PLL is in lock (quadrature ! Oerate above TA• +25°C 5.0 mWfC phase detector and lock detector comoaratorl. ·~ C'.VAR 1 # A c..,,y'1 lntegrated Svstems, lnc .. 750 Palomar Avenue. Sunnvvale. CA 94086 • (408) 732-7970 • TWX 910-339-9233 1 Fl(;lJRE 5-14 XR-2211 Phasc-locked loop. (Courlcsy uf EXAR Corpor:ilion.) 60 XR-22'11 ELECTRICAL CHARACTERISTICS Tast C:O..ltioft.t: "!'e,n Circu11 ot Figure 1. v• • v- • 6 V . T A• •25•C. C • 5CXX) oF . R i • q 2 • q3 • A 4 • 20 K!l. RL • 4.7 icn Binarv •noun Qrol.lnoect . S 1 .Jf'\(J S:? c:1011«2 un1.,. otM9"WtM tOectf"9CI. • • 1 XR -22 1112:21 l M XR -221 lC 1 OAR AMETE RS UNITS CONDITIONS M IN. ~- MAX. M IN. TYI'. MAX. ~éNEAAL S...001v Vollaqe 4.5 1 20 • .s 20 V Su0O1v Curunt 4 ' 5 9 mA Ro> ,a >o«ati nq Frea~ ncv 0.01 0.01 HZ "o • 2 M'1. C() " 50 µF "';'" i m,nq Attsruor . Ro Se~ F iq. 5. Ooe,ra rinq Range 5 2000 5 2000 >i ng freouency is d~tprmined t,y external tíming resi s1or . Ro, connected from th i~ terminal - to ground. ThP VCO frP.e -running fre • ouenr:y . 'o• is : where e0 is the tirn ing cao;¡cito, arross Pins 13 and 14 . Fo, optimum temoerature stability. R0 most be in the range of 10 Kn to 100 Kn see Figu,e 81. This ter minal is a low imoedance ooint . and is internall v bias~ at a de le-...,el eQual to VA, The maximum 1tm1ng c urre nr d~n from Pi n 12 mus t be limi1ed to ;q mA for proner ooeration of the ci rcl•it. Figure 2: Gener • lized Circuit Conntction for FSK and Tone Oetection VCO Timing Capacitar 1r ,,, 13 ;iwj 14 1 VCO fr'?uuen cy is lllVPf';r>lv pr nO' •r1 t"ll,l 1 ,, , '. h'! í?X l '?rn,l l ltming r.aoa< ilor. Co, rom, ~('!~,:I rl· u• ;~ 11 •1'1(', • ' H•• m, r,alc:. (c;e'? F1g11re 51. Co mus l be rl () ll[l()l;1r , ¡u1 rj r" , h~ ',I IIQf: ()Í 2º9.1..1_i:__1o_lO µF , VC O Frequency Adjustment: VCO r: c1n be fín e• h111 ed by I.Qllflf'í. 11111:J rl C'Olfln! 1 nn·w1P r Rx. Hl ser1~s with Ro a1 Pin 12 lsee F,gure 01. V CO Free. Running Frequency, fo: XR-22 I1 does not have .1 ~.p pa r,11r VCO OUI OUI 1prr ni nal lns tead . !he VCO out(luts .1rp it11,.,n~lly rrinn~rtPrl 1n rhe pilas':! rlerec-try (f'\C'tinns of lhf! c irt.ui t_ However fn r c:.~t -uP or ndju!:tment Purpo~es. VCO tree-run11 1no lre(]l,eorv <: iln M niP.asu red ~1 P·n J (wtlh Co _< l~s~.o~ i:-i ~c_, ecP . \\'•..!. '~-' "] ,r_,r)_Ul a11d ~w11ti.f i!' 7 c;.h11 ried to P111 10. DESIGN EOUATIONS {Se~ Figure 2 for t1eli11i1, n 11 n f ro mponent s. l l . v eo e~nt~r F,equenr.v . fo 2. Interna! Relerence Volta<¡e. VR (measurrd at P,n 101 · VR = V•/2 - 650 m V 3. Loop Low- Pas~ F dter T ime Constant . r r = R 1e1 1'1<;1 ,HE :--1-l (rnr11ir111cdl XR-22"11 4. Loop Oamo,ng. ¡: ("•1/4~ ✓ e, 5. Loco TracJcing Bandwidth. Ul.t/10 : ti.fito • RoJR 1 6. FSK Data Fil te, Time Constant , rF : rF • RFeF 7. Loco Phase Detector eonversion Gain. K,p : (K,p is the ditferential de voltage across Pins 10 and 11, pe, unit et Pilase error at pnase detector input) : Ko • -2VR /" volts / radian 8 . veo Conversion Gain. Ko : (Ko is the amount et change in veo freQuency, per unit .of de voltage cnange at Pin 11 ): Ko • - 1 N RCoR 1 Hz /volt 9. Total Loop Gain , KT : 11,e cin:uit et Figure 9 can be railored fer anv FSK oecoding appiicatoon by tne cno ice of five key circuit comoonenn: Ro. A 1, Ca. C 1 and eF, Fer a given set of F SK mark and sPaee freQuenc,as , f 1 and f2, these oarameters can be caIcu• leted es tollows: a ) Calcu lare PLL center frequencv. to : ,, + '2 to• -2-- b) Choose value of ri ming res,sror Ro, to be in rne range of 1 O Kn ro 100 Kn. This choice ,s arbirrarv. The recommended value IS Ros: 20 Kn. The final ~alue of Ro is normally fine-t unea wi th the series 001ent1· omerer. Ax , el Calcula te va lue of Ca from des,gn eQuation ( 11 or trom Figure 6 : d) Calculare R ¡ ro give a :,,t eaual ro the mar k scace cev1at 1on . e) Calculare e 1 ro se1 loop damping. (See design eouar,on 4-LU.---":eac<...!::nase-ue=~c..Cu.cr~•o~,._..,1A,._. __________ +-- ~~~·º~·~~=-~l~:-;:-::;-;-,.,_~=====-,--------~L.....J Normally . í "" 1 /2 is recomm ende IA • VA (voltsl/25 mA APPLICATIONS INFORMATION FSK OECOOING : Figure 9 shows the basic circuit connection f~ FSK decod• ing. Witn reference to Figures 2 and 9, the funetions of extemal components are defined as follows: Ro and Ca set the PLL =ter f reciuencv. R1 sets the svstem bandwidth, and c1 sets the loop fi lter time constant and the lOOP damping faetor. CF and RF forma on•pole P0St-detection filter fer the FSK data OUtPUt. The resistor Re (•-510 Kn) from Pin 7 to Pin 8 introduces positive feedback ac:ross the FSK comparator to facilitate rapid transition between 0UtPUt logic stares. Recommended component values for some of the most commonly used FSK bands are given in Table 1. Then . C1 • Co/4 fer 1 • 1 /2 f) Calculate Data i=ilter Capacirance. CF Fer RF • 100 Kn. R9 • 510 Kn. the rer.ammended value of CF is : CF • 3/(Baud Rate) µF Note: Ali calculated compenent values exceot R0 can be rounded to the nearest standard value, and Ro can be varied ro fin•tune center frequencv. through a ,eries potentiometer . Ax, (SeeFigure9.) FIGURE 5-14 (continueá) , 63 XR-2211I : ·;J ,· ·. ·~<-. ,. ; : ' . . . ,,-·· .... -· . . . '. . .. . . i v• !"'"-TT 2r-.....--- -~ t--+--> ;::,~-:._ [ v· •• J VtN MINIWVM '::" J.• ._.V• ~ IP,..,,o Figure 3: Oe,ensitizing Input Stage 8 1e.OD11 Figure 5: VCO Frequency" Timíng Resistor ---··--- ' i 1 ... 1 '" § .... ,., . . . , ... ..... ' ' ~ ,'-f:::::::: ~ :,- d? 1/ ... ' IV °"""' .. , I .. ' ... - ! • •• . -· ' -· 1:1 14 ,. " .. 11 .. V•j'WOl.nt Figura 7: Typieal fo Yt Pow•r Supply Ch1racteri1tícs ,. .. :. ! g .... , ... .,......,. ! " __,.y' i V ~ w-~ .,......,. V ~ ~ ,.. .... -V -¡-. ---' V- v --,-- "ot••·· - 1 1 ·' . . ' .. ,, .. " " ,. n .. ~T 'l'(llt.UO(, V• f"OlUI Figure 4: Typical Supply Curren! vs v• (L09íc Outpuu Open Cirruitedl. .. , ... 1 Figure 6: veo Frequeney vs Timing Capacitar ., a l i i ~ ! ; llllf••-· ! -u--~----,,,--,--.,....-~ _ _. -• -n 11 M ,. •• 1n Figure 8: Typica l Centtr Frequeney Drift •• Temperat\lro FICURE 5- 14 1c1111ti1111rd1 XR-2211 .. ,. -J. .. Figure 9: Circuit Conneaion fo, FSK Oecoding Onign E.umple: 75 aaud FSK demooulator wirn man: soai-:e f~eauencies of 1110/1170 Hz S:eo 1: Calcula te 10 10 • 1111 O .. 11701 11 :21 • 1140 Hz Steo 2 · Choose Ro• 20 Kn 118 Kn fixed ·es,s tor ,n ser ies with 5 Kn 001enuometer) Steo 3 . Calculate c0 frcm Figure 6 c0 • 0.044 µ.F Steo 4 · Calculate Al A 1 • Ro 12240/60) • 380 Kn Steo 5 . Calculate C1 C1 • Co/4 ~ O.OTl µ.F :'\lote .l.11 va1ues exceot R0 can be rounce-:: :o n~aresr stanáñiro value . T•ble 1. Recommended Component Valuts far Commonly l.sed FSK S..nds. (SH Circuit of Figure 9.) FSK BANO COMPONENT VAl.UES 300 Baud Ce• 0.,139 ¡.¡F CF ~ J.005¡.¡F ;,F Au 19 K. 12 • 1270 Hz R1•lOOKn 300 Baud Ce• 0 .. '.)22 ¡.¡F C;: • 0 .005 µ.F f1 • 2025 Hz C1 • 0.0047 µ.F Ro• 1s Kn 12 • 2225 Hz R1 • 200 Kn 1200 Baud Ce• 0.027 µ.F C;: • 0 .0022 µ.F f1 • 1200 Hz C1 • 0.01 µ.F Ro• 1a Kn ..lz • 2200 HZ Al• 30 Kn FSK OECOOING WITH CAAAIER OETECT: The lock detect section of XR-2211 can be used as a carrier detect option. for FSK decoding. The recommended circuit connection far this aoplication is shown in Figute 1 O. The open collec:tor lock detect output. P:n 6. is snoned to data outout (Pin 71. Thus. data outÍ)ut ~11 be disabled at ''low·· state. until there is a carrier within the detection band of the PPt: and the Pin 6 OU!PU! goes º'high.'º !O enable th• data outout. The m,nimum value of the 1oc1: Olttect fllter caoacitance c0 is inwrsetv orooon,onal to the capture range. ~fe. This is rhe ranqe of incoming frequencies over which the 1000 can acouire lock ano 1s alwavs less than the tracking range. lt is furtner limiteQ ov c 1. f!or most apglications. Ale> Af/2. For Ro • 470 Kn. tne aoorox1ma1e min,mum value of Cocan t,e ae termined ov : Co CuFl ;;. 16/caoture range in Hz. With values of Co that are too small. chatter can be ob• served on the 1oc1: cletect outout as an incoming signal frequencv acoroaches the caoture oandwidth. Exces,ivelv larga values of Co will slow tne resoonse time of ,ne lock detect outout. Figuro 10: Extomal Connec:tors for FSK Domodulation with Carrier Detect Capability Note: Oaa Output is .. Low .. When No C.i.rrier is Present. TONE DETECTION: Figure 1 l snows the generalized c1rcuit connect,on fer rene detec: ion . The logic outCuts . O ano O at Pins 5 and 6 are normal/y at .. high .. and ··1ow .. logic states. rescectively. When a tone is oresent within the detection band of :r-:e rhe duration of the input tone. Each logic outout can sink 5 mA of load current. 80th logic outouts at Pins 5 and 6 are ooen collector tvce stages. and reouire externa! pull-up res,stors R L 1 and A l.2· as shown in F;gure 11 _ Figun, 11: Circuit C4nnection for Tone Ostectlon. FIGURE 5-14 (continueá) XR-2211 With reference to Figures 2 and 11, the funcIions of the extemal circuil components can be explained as follows : Ro and Co set VCO center freQuency: R 1 sets the detection bandwidth: C¡ sets !he low pass-loop filler time constan, and the loop damping factor. R L 1 and R L2 are the respec­ I ive pufl -up resistors for the O and 6 logic outputs. Otsign lnstructions: The circuit of Figure 11 can be opt im ized for any tone deIection applicaIion bv the choice of the 5 key circuil components : Ro, R 1. Co, C ¡ and Co. For a given input , the tone frequency . f5. these parameters are calculated as foflows: al Chame Ro 10 be in the range of 15 KU to 100 KU. This choice is arbitrary. bl Calcula te Ca 10 set cen ter frequency . fo equa l 10 15 (see Figure 61 · c0 = 1 /Rofs el C;,lculate R 1 to set bandwidth ±Cif (see design ea11a- 1ion nn . 5) Note The total de tPrtion bandwidth cov~rs the lre- auency range of ro± Cif. di CalculaIe va lue of C1 for a given loop damping factor : Normally l "' 1 /2 is optirnum for rnost tone detector apµli­ cat ions . giving C1 = 0 .25 Ca, lncreasing C ¡ imnroves the 011t -of -band signa! rejection. but increases Ihe PLL capture time. el Calculate value of _ li lter capacitar Co. To avoid chatter at the logic out out. with Ro• 4 70 KU. c0 must be: CofµFl ;;, (16/capture range in Hz) lncreasing Co .slows down the logic output response time. Oosign E xamples: Tone detector with a detection band ol 1 kHz ± 20 Hz . a I Choose R0 = 20 KU { 18 KU in series with 5 KU ootent iometer 1. bl Choose Co for 10 • 1 k Hz {from Figure 61 . c0 • 0.05 µF. .., .. .. Figure 12: Linear FM Detector Using XR-2211 and an Externa! Op Amp. {S eo section on Oesign Equation lor Component Values.) el Calculaie R ¡ .R 1 = {Rol (1000/201 = 1 MU, d i Ca lr.ulate C 1 ·for 1 = 1/2. C1 • 0 .25, Co = 0.013 µF. el Calwlate c0 ·c0 = 16/38 = 0.42 µF. f I Fine-tune center frequency wi th 5 KU potenIiometer. Rx , LINEAR FM DETECTION: X R-2211 can be used as a linear FM detector for a wide r;myr. of an.1109 r.ommunication5 and telemetry applicat ions. The recornrnended ri rc11it connection for this application is shown in Figure 12. The demodulated output is laken from lhe loop phase detector ouIpuI (Pin 11). through a post ­ detection filter made up of RF and CF , and an externa! buffer amplifier. This buffer amplilier is necessary because of !he high impedance ouIpu1 at Pin 11. Normally, a non­ inverting unity gain op amp can be used as a buffer ampli­ f ier. as shown in Figure 12. The FM detector gain, i.e .. the output voltage change per unil o f FM deviation can be given as . V0 u1 • R1 VR/100 Ro Vol ts/%deviat ion w here VA is the internal reference voltage (VA • V+/2 - 650 mVl. For the choice of externa! components R 1, Ro , Co, C 1 and CF, see section on design equations. FH;URE 5-14 lct111ti111u:dl 66 1 XR-2211 PftlllCIPI.ES OF Ol'!R.cr'IOII $l9IWf lnllUt (Pin 2): Signal is ac couoled to this terminal. The in~nal imoedance at Pin 2 is 20 K!l. Recommended inout signal level is in rile range of 10 mV rms to 3 V rms. Ouadmun Phae 0.-r Output (Pin 31: This is the high imoea r ·'. ------ -- -- - -1- 1 1 ------------------,--------, 1 1 1 I 1 1 1 1 -lc:o->..uf'OII """'1 _,, ....... ~, -, 1 1 1 1 1 FIGURE 5-14 (continuecf) 1 1 1 1 1, w .• Complemen.ary Outpu..s D!re~ Ovenidir.:; Leed !De~i !r,::,u!S ' • Gated Clock lnput3 1 • PnralleJ-to-S9riat Da!..! CC"!V!'~;~n TYPtCAL MAJ(JI\WM TYPICAL TYPE CLOCK FREQUENCY POWER OiSSIPA.~ION •t65 26 MHz 210 mW •Ls; 65A 35 M"' 9G e '166 aod 'LS165A are 8-bit -ial shit1 ~;ster,; that ahit1 the datll in !he direction of O.o. toward Ott - clocked. Paraliel-in aa:ess 10 N>Cti su,g& is ~ available by eight individual direct data inputs that = enal>led by a low ie...... at tha shih ! load input. ~ registers al50 fe,nure gared dOCk inpvrs and com­ plementary out¡xm from !he eighth bit. Ali inpvts are diod&-damped to minimize transmission-line effects, thereby simplifying SyStem design. C.odcing is accomplished through a 2-input positiw­ NOR gate, permitting om, input to be u~ as a cioci<­ inhibit function. Holding eithe< of !he c!ock inputs high inhibits clodU :i:ou :ca: 10 z z o~ (!) SRG8 C2/-+ o .. 1 1 l... l, X X ! C~c ~ ;r, ! ~-,~ H 1 H ' ; ;, i l ,· L 1 M 1 M X ' ;. , : ~ A C PACCUCilC• Gl!'l lklccmut1 u,:ita1f' • . _.. "',11or: n , rrie--ii t:. =· ,-.•e-tt<:tliOft Ol t t . ?HKIUt :! :r-:,•:• r.<1 : !' ~IUhaal. CM" tM ,.,as r. hu.1 11,r.nm.e11t1 n ,.,,rt -..,, , .~ Pudwcto,r ~"""""f ~~• • t! ::- . ·., --·=• a=:-::, ~ : .. ;;:-; ... •. Ci.t. .. '..:.:.. . ú 5~ C.. ,:: - 1 '.' - 1 ¡ .,:, ..,e e G ., P.,..t: :::at ion e~ - : : !91 - -.::. .. r71 ;r ~ .. · -_-• ; -- --- .. ·. · ·- , .. ..... ·. --· --- ·'. -•-... · ...... ' •· TEXAS~ . 1 -, -, r- o et < (") (ll (/) SN54165, srli54lSi65A, srv74í65, SiD4LS165A PARALLEL-LOAO 8-BlT SHIFT REGISTERS -· ., -. . ,......., ,--, ,--. ,...., ,...., ,-,u:--, r, r-: " ¡-¡ ¡-¡ '-•V'-~ __J u L....J u LJ LJ LJ LJ LJ LJ LJ L 5;:1:uJl. L INPUT A_R..._ ___________________________ _ 8 e D I L DATA 1 e__.._r;l 1 L ____ ...._ _______________________ _ G H OUTPUT OH ___ _i H H 1 OU TPUT OH 1 L 1-- INHIBIT ---l------ -- SER IAL SHIFT - - - - - - - - - ­ LOAD abso lute maximum ratings over-operat ing free-air temperature range (unless otherwise noted ) G;;ü~!y vc!!a!;C, V ce :.;ec Nc!e 11 . ir-,out vot•a~e: Si~~ i 05, Sf-474 i 65 SN~._;'.':€5A. S!\!?4 ! ... .S!G5A ·--•~• .. •n i•:e• v'Jil?{l"? ' ! -:-~ r~~t': 2: :.1 •1 ;,•;:it •n~ tr~~ -a1 r Tt!'~ Otia:~ · , :<'n ~~: ,s:'° ~ i6:'; , Si\:~41...SióóA 5;~7 -~ i55 . SN74LS155A . . . 7 \1 5.5 V 7\1 5.5 V - 5:::-: :~~ 12:/c r':;:c, ,c'c - €:!.' ·. e:: ~ sc\,•c '! -,• ·~ •..,r ·.• ('ltl'!n• :- •-v.·oo,,- • . -. •--••1n• , "I' • -· • •• •~•,- · ••--••••• , .. ,.ri ,- i! "O,. T,-.,! r111t , ,i0 • c, ,... · ••e 'e, • ~"''° ' l o:'.~ " t'I .,.,. t h1•• •~ • ~ . ... =' U ! 1n ,.. .9 t) IIJ -i -i r o Cl) < n Cl) vi SN54LS i 65A, SN7 4l S 165A PARALLEL-LO AD 8-B!T SHIFT P.EGISTERS ----------------·----------------~-------- recornm~nCe0 o;:,tHot ing condi:ions 1 ¡ ~ .. ~1t. ~ .. ;:: ~..,._ ,•.1, :. X ; iv.: :~ r.~M ~,~V~r~~~~~~~~~~~_,-o~,~-,_,-.. _.-_.-,_,-,~- ;~•a~,~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~::-.. ~::::.,.-:::_-_-::::~_' __ T,_' _-_✓-_-_, -_, _·-~~~~~~:~2~!,~~~~\~·~: l ',,' IM ~•0 ' - - ,• v--• •--::• \ ' v1l s.c: ·.-.. 1cv1? , ··:,..J: vo i :a:J!!' .:.: ó \' ~ -- -~~~--,~~--~--.'-·~-·: _o~_::_·:_·:_,._ .. ~._º_'----------- - -'---------_-_-_-_-_-_-_-__ -_-,~:_-:_-_-_-_·-_-- :-r-,!', .,., .. , .. ~ ~ .. : ( .: . · .. ~. ;. - 1 C1 l•~ •. "\~• • :• :, 25 ,__ ____ '----------'-'--=--- - ns Í C'< ••· • . ¡ ,.·, 1 0 1su 1su 1su (:':"el. •e '1at-:e setu p I •" •~ ! $ t""! ~ 19u1': 1 i - --------- ---~-1 ~ 3r 3 l:e 1 i n("I.Jt se tuo I•~~ 1$(' ,- ~IQ l lf':' l : 1 1 1 S1 111 ! set uo 1,me ISt:'t~ = •~ Vft:' ;_ . T : :10 , e, t C -;, -1 : - ::- e 7() etectrical c haracteristics over reco_m m ended operating free-air temperature range (unless o therwi o notedl SN54LS 165 A ns ns ns n ~ º C S11;74LS16!;A~ .__ _________ .___ M_1'_, _T_Y_P_ ! !Y. AX UNIT TE